阿莫扳子发了吗？我觉得PCB的问题比较大（急）
我觉得PCB的问题比较大，我这两天不在家，看不到PCB图，我今天早上才看到PCB图，我觉得上面说的都是小问题，我认为有个致命的问题：芯片下有大量的走线，特别是单片机，而且单片机的AD是用到的，而且是唱主角的，这样做是致命的。理由讲起来太多了，估计做AD程序的人要叫死了。还有两个小问题：1。敷铜和信号线的间距太大了；2。显示屏和主板之间最好不要用排线连，用线连是不可靠的。这两个小问题和你上面所说的问题都不是致命的，反正是实验用，第一个问题（芯片下有大量的走线）才是致命的 速度低，电流小，AD附近大量走线也基本上不会有什么问题。1-16那边是闲置IO
48－64那边有几PWM从下面通过，但频率应该不会高，电流也很小。
楼主，要是BGA封闭芯片非得从下面走那怎么办？ 布了七年线的男人路过。。。 【楼主位】 myworkmail
my_avr还在修改，没有完成呢。 回【2楼】 fsclub，您是以前的大胡子先生吗？您是高手，我的意见也不一定就对，BGA的封装，一般都是多层板吧，一般单片机的封装是不是很少有BGA的封装吧，只是第一次看到单片机下走这么多线的板子，吓了一跳，（貌似在我现在的公司的PCB板上看到过AD上走线的，不过没这么多，现在这公司的板子看来实在是看不下去，感觉这帮人就是做软件的，软件倒是做的不错，不过这硬件做的实在是，好象他们跟本就没电磁兼容的概念） ，只要能跑程序就行。
3楼的你布了7年的线了，那是高手了，我以前也是主要画板子（要过电磁兼容实验的），才画了2年。有点班门弄斧之嫌，以前我画板子，任何片子下面都是不走信号线的。我也没细看，只是打开图，看见芯片下走了很多线，就有些吃惊。这板子的问题还有一些，比如说付铜太少，电容下面走线等等。这些不是画的好不好的问题，这是基本常识的问题了。我现在也不画板子了，做做软件，我软件以前也做点，不过不是主业。
走单片机下走的线大概有近20条，单片机下走满了线，这也太多了吧？
这样做的问题太多了：
1。对单片机的核造成干扰
2。对AVCC（天知道在芯片内部VREF在在哪？造成不稳定）如果基准不稳定，那么AD值怎么可能稳定？
3。在这么多数字开关量中，模拟信号本来就易受到干扰，谁知道AD部分在芯片的什么地方？你如果人为的把开关量放在AD部分，怎么办？
4。芯片下面无法付铜？其实这很重要，特别是对基准部分。
5。板子并不是画不下啊？怎么会在芯片下走这么多线。
以上纯属抛砖引玉，望各位高手提提意见 学习了 芯片下不适宜走线，下次布板也试试不走线，看看效果怎样。
在我眼里只有功率和信号的区别。 MCU下面有地线效果是要好一些，在很多情况有时会有冲突，比如板的大小，照顾了这个又照顾不到那个在实际当中是经常发生的。一般在低频时关系也不是很大，我曾在12安的MOS下面过4条信号线，再在未端适当处理一下，依旧没有问题。 一般情况我感觉只有大厂才会那样精细的布线 我以前也在一个厂做过
简简单单的pcb 要画很多次 画很多个版本 特别是高频部分 AD好不好走线很关键 【楼主位】 myworkmail
我觉得PCB的问题比较大，我这两天不在家，看不到PCB图，我今天早上才看到PCB图，我觉得上面说的都是小问题，我认为有个致命的问题：芯片下有大量的走线，特别是单片机，而且单片机的AD是用到的，而且是唱主角的，这样做是致命的。理由讲起来太多了，估计做AD程序的人要叫死了。
>>>>>>>真的不好意思，我看到您的意见之后，急忙地找了几本书来看，但是没有找到芯片下不能布线的规则（可能是我手头的资料上没有提到这个）。当然不可否认芯片走线确实可能会存在你说的问题。但是，如果为了要避免从芯片下走线，而要让走线绕一大圈，我还是宁愿让线从芯片下边走过去。
还有两个小问题：
1。敷铜和信号线的间距太大了；
>>>>>>>>现在设置的敷铜的间距是30mil，是布线间距的3倍，我认为还是合理的
2。显示屏和主板之间最好不要用排线连，用线连是不可靠的。这两个小问题和你上面所说的问题都不是致命的，反正是实验用，第一个问题（芯片下有大量的走线）才是致命的
>>>>>>>>这个是受布局所限，LCD只能通过排线连接。本来我一开始也是设计成不用线连的，但是大家讨论后说这样不行，于是改成了目前你们看到的布局了。 现在设置的敷铜的间距是30mil，是布线间距的3倍
——有些奢侈，1.5至两倍就行了 rube 永丰庵 对 myworkmail 在楼主位提出的问题有什么看法？ 30mil也没什么问题。
个人习惯 线宽15mil 线距15mil 覆铜20mil 只覆底不覆面。
这样做是为了降低PCB板厂的工艺要求，提高成品率。
很多便宜的板厂工艺都不好，真不愿意拿戒纸刀修板。 to my_avr
感觉你布的板已经可以了。如果样样都要满足条件，不知要画到何年何月。
而且这个示波器的精度不高，采用8位，显示就6位。这些影响可以当没到。
下一版搞高速外置AD，就需要考虑很多很多了。 【13楼】 my_avr
lz所说可能针对一些制作工艺差或敏感等级高的ic，我接触到的高频率cpu没有此要求 可以做一下仿真嘛，有没有效果，学习一下，让大虾根据实例来指点就更好了 高频率cpu更要注意这个了，芯片下面不走线是基本的要求，双面板敷铜20任何地方做都足够了，只有多层板的中间层才是30的间距。用什么仿真？ORCAD？
另请教一下那些红色的虚线是怎么回事？我以前把几个元件作为一个整体来处理怎么没有那些红色的虚线，怎么把那些红色的虚线去掉 1.TL431稳压给AVCC及VREF处理,DVCC,AVCC,VREF靠近1MM距离内加小电容;
2.ADC线路匹配电路;
3.脉冲变化信号隔开ADC信号;
解决上述主要问题,线乱一些几乎不影响这个初期项目的进度. a/d信号线建议单独来走，两边铺铜，最好是尽量短
页:
[1]