请教马老师和各位网友 atmega16中,在应用定时器时,系统时钟分频以后,占空比相对于以前
如题,请教马老师和各位网友 atmega16中,在应用定时器时,系统时钟分频,例如8分频以后,占空比相对于以前变了没有 是产生PWM波吗?占空比不变,但PWM波的频率变为1/8了。
这些基本的概念就那么难吗? 回复【1楼】machao
-----------------------------------------------------------------------
马老师,你好,我使用的是你编写的<<avr单片机嵌入式系统原理与应用实践>>一书,但是第8章谈到T/C0计数工作时序的图8-11到图8-13中,明显的是分频以后,时钟的占空比变了,我没搞懂,请你指教。多谢! 回复【2楼】aqua
-----------------------------------------------------------------------
第8章谈到T/C0计数工作时序的图8-11到图8-13中,明显的是分频以后,时钟的占空比变了
------------------------------------------------------------------------
你说的时钟是clktn?还是别的? 回复【3楼】jasonli
-----------------------------------------------------------------------
就是clktn,书上说的是8分频以后的计数工作的时序图,那应该是8分频啊 回复【4楼】aqua
-----------------------------------------------------------------------
照我的理解的话,如果原来的占空比为50%,那么8分频后的占空比应该还是50%,只是频率降低了而已! 回复【4楼】aqua
-----------------------------------------------------------------------
这个atmega128的中文资料上也是这样的时序图,不知道为什么这样画,还得问问马老师的 clktn是输入到T/C的计数脉冲,经过预分频器后占空比是不同的,高电平为1个系统CLK。8分频为1:7,16分频为1:15。
这个占空比的不同不影响T/C的计数过程,因为计数器是在上升(下降)沿处计数的。 回复【7楼】machao
-----------------------------------------------------------------------
就是说不用管几分频,高电平的持续时间都是一个系统时钟的CLK
页:
[1]