请教魏坤 有关示波器程序
研究过你的程序 正式版有些地方看不明白1.
有关 扫描时间问题 FPGA原理图 adc_clk_module.bdf fifo clk 和 dac clk 共有 0-22 共23个档位 “ key_switch.h” 的 freq_div_data 却有0-23 共24档位虽然第0档经过插值，各档时钟都不同，即使插值也不会多出一档
-------------------------------------
问题1已解决
-------------------------------------
2 key_switch.h
else if(donep==1)
{
delay_ms(50);
if(IORD_ALTERA_AVALON_PIO_DATA(PIO_KEY_PORT_BASE)==SLOW||freq_div_data>=13)
{
......................................
else if(donen==1)
{
delay_ms(50);
if(IORD_ALTERA_AVALON_PIO_DATA(PIO_KEY_PORT_BASE)==FAST||freq_div_data>=13)
{
为什么都要加上“||freq_div_data>=13” 期待学习
页:
[1]