machao 发表于 2005-11-12 23:06:42

ADC采样时钟的选择

ADC采样时钟

    在默认条件下，AVR的ADC逐次比较电路要达到最大精度，需要一个50k～200kHz的采样时钟。

    一次正常的AD转换过程需要13个采样时钟。因此假定ADC采样时钟为200Khz，那么最高的采样速率为200K/13=15.384K。

    因此根据采样定理，理论上被测模拟信号的最高频率为7.7K！

    尽管你可以设置ADC采样时钟到1M，但并不能提高ADC转换精度，反而会降低转换精度（受逐次比较硬件电路的限制）。因此AVR的ADC不能完成高速ADC的任务。

    如果所需的转换精度低于10位，那么采样时钟可以高于200kHz，以达到更高的采样频率。



ADC采样时钟的选择

    给出或估计被测模拟信号的最高频率fs，取采样频率大于4fs，再乘上13为ADC采样时钟频率，该频率应在50k～200kHz之间。

    如果大于200Khz，则ADC的10位精度不能保证。

    如果小于50Khz，则可选择50k～200kHz之间的数值。

hotpower 发表于 2005-11-13 00:24:49

受教育了.



在实战中确实和马老师教导的一致.

JAMESKING 发表于 2005-11-13 00:40:56

一般我取的采样频率为信号频率的10倍。。。。。。。

testcode 发表于 2005-11-13 01:24:20

不错。不过实际AVR自带的ADC使用得机会较少，可惜了要是有十六位...

Linbrid 发表于 2005-11-13 21:27:19

我一般取十几倍，目前还没有碰到上面所说的问题，谢谢马老师提醒

sunplus 发表于 2012-12-16 16:11:58

mark {:loveliness:}

mk_avatar 发表于 2013-10-7 11:02:49

马老师V5!!!

szchipsea 发表于 2013-11-7 13:59:12

可以到这里看看 www.chipsea.com
页: [1]
查看完整版本: ADC采样时钟的选择