为什么#EM_CS2引脚的电平状态不变化?
本帖最后由 monkerman 于 2013-2-1 14:27 编辑使用C6722的EMIF模块, 也配置了A1CR寄存器, 设置了位宽和选通模式, 由于与FPGA通信又外接了三个DM9000,
所以使用了一个38译码器作为地址选择, 分别连接四个芯片的片选脚, 将DSP的EM_CS2端口连接到了38译码器的片选端口,
可是, 现在操作地址进行读写时, 示波器测试: #EM_WE一直为高, #EM_OE一直为高, #EM_WAIT一直为高, #EM_RW(高读低写)一直为低,
而且#EM_CS2脚一直是高电平, 38没法工作, 但是数据线引脚的状态却是一直变化的, 也是我给的数据. 虽然32位数据中有一部分位是一直为高的, 怀疑是因为FPGA没运行给拉高了.
我想问一下大家, 这个EM_CS2的引脚状态什么时候变化(是芯片自动拉高拉低吧)? 怎么编写测试程序将上述的WE, OE, WAIT, RW的状态变化给测出(只是对地址进行操作就可以实现吗)?
新手! 谢谢了!!
!{:handshake:} {:dizzy:}...........自己顶一下. 还需要设置什么寄存器?或者特殊情况? 等待指点.{:sad:}
页:
[1]