qiushui_007 发表于 2014-9-18 08:48:14

长线有测过多长有效?

fgtzjl123 发表于 2014-9-18 09:13:13

不错学习了！！

dianyuan 发表于 2014-9-18 09:15:13

我来补充处理上升沿的电路，大家看看对不对，电路未经使用验证

ro321 发表于 2014-9-18 09:27:25

信号完整性比较难处理好的，谢谢前辈的资料。

Cavsle 发表于 2014-9-18 10:07:46

以前一直以为内存条上的走线只是为了让信号线等长，减少各条线的信号传输延迟误差

weiwei4 发表于 2014-9-18 10:48:43

巧妙的电路设计
在这方面比较弱啊，以前公司有个老工程师，之前的产品上的电路也有些很巧妙的电路设计，估计让我想得抓破头皮了

xaper 发表于 2014-9-18 12:14:04

谢谢分享

brother_yan 发表于 2014-9-18 12:22:12

mark，学习了

wangyu_2011 发表于 2014-9-18 12:29:50

LVDS + 阻抗匹配。最有效的办法。

wangyu_2011 发表于 2014-9-18 12:30:16

LVDS有相关的接口转换芯片。就是比较贵。

szxszx 发表于 2014-9-18 12:37:30

经验电路．谢谢楼主

xl1736 发表于 2014-9-18 12:52:43

dianyuan 发表于 2014-9-18 09:15
我来补充处理上升沿的电路，大家看看对不对，电路未经使用验证

我觉得有点问题，或非门是有高出低，你这样的做法只是让上升回路延迟了一个“tao“的相位。

tim 发表于 2014-9-18 13:01:02

这个电路很巧妙啊！还是老师傅厉害！{:victory:}

小林 发表于 2014-9-18 14:49:27

膜拜一下。

yangxx 发表于 2014-9-18 14:58:38

赞！！mark之

benhaha 发表于 2014-9-18 15:22:15

谢谢前辈共享，收藏之

gmyu 发表于 2014-9-18 15:45:34

既然你屡试都爽，真不敢妄加揣测，等大师处理质疑。

kickdown 发表于 2014-9-18 16:50:47

avr-arm 发表于 2014-9-3 11:24
边沿的那些过冲，振铃等现象说白了都是阻抗不匹配造成的多次反射，导致波形多次叠加的结果，要想真正解决还 ...

借cool贴提个一直以来的疑问
输出串联，输入并联电阻，这是阻抗匹配的基本方法，我知道，但是有无法理解的地方。我们单位原理图上有这样一个电路：FPGA输出的一个8M左右的信号（曼切斯特编码，根据传输数值，频率在4M和8M之间变化），到另一个门电路的输入。门电路输入上，并联了一只50欧左右的电阻，当输出是一个3V左右的信号时，按照欧姆定律计算电流能有60mA，可是FPGA根本无法输出60mA的电流啊，但是真正使用时却没有因为FPGA输出过流而损坏。这个如何解释呢？

avr-arm 发表于 2014-9-18 20:37:21

kickdown 发表于 2014-9-18 16:50
借cool贴提个一直以来的疑问
输出串联，输入并联电阻，这是阻抗匹配的基本方法，我知道，但是有无法理解 ...

高速信号的传输，和普通的电线传电流不太一样。你可以按照波浪、水波纹来理解。意思就是驱动门这端，其实是不知道接收器那边的输入阻抗的。可以说是“感觉不到”。ddr3的地址总线菊花链拓扑也利用了类似的原理，意思就是高速信号传输就是波浪一点一点向前拱着走。并且传播速度小于电流速度。

avr-arm 发表于 2014-9-18 20:39:59

kickdown 发表于 2014-9-18 16:50
借cool贴提个一直以来的疑问
输出串联，输入并联电阻，这是阻抗匹配的基本方法，我知道，但是有无法理解 ...

具体这些理论，可参考于博士的《信号完整性揭秘》P36页，信号的传输方式。

honeybear 发表于 2014-9-18 22:51:40

浪里白条 发表于 2014-9-3 11:26
1-2米长的TTL 传输速率一般能达到多少呢？

曾经再一个项目中使用屏蔽线传输2M，没有问题

只是代号 发表于 2014-9-18 23:31:36

mark 老工程师的办法

icoozy 发表于 2014-9-19 08:52:17

gliet_su 发表于 2014-9-3 21:44
电路因有RC存在，在速率上不会太高。速率取决于RC的时间。
由于二极管的原因，传输的占空比会有改变。
从原 ...

正解，高电平变低电平是立马变化的，低电平变高电平需要等RC充电到与非门的输入阈值后才会变化的，
这个也可以用来作按键的硬件去抖吧

dianyuan 发表于 2014-9-19 09:10:05

xl1736 发表于 2014-9-18 12:52
我觉得有点问题，或非门是有高出低，你这样的做法只是让上升回路延迟了一个“tao“的相位。 ...

或非门有高出低,当输入由低变高时RC不起作用，输出马上变低；
输入由高变低时，低电平时间需大于tao才能使输出变高，
否则不起作用。这不就滤除了干扰？

kickdown 发表于 2014-9-19 09:17:57

avr-arm 发表于 2014-9-18 20:39
具体这些理论，可参考于博士的《信号完整性揭秘》P36页，信号的传输方式。 ...

利用阿莫的scdn号，我下载了pdf。
谢谢

bulejeans 发表于 2014-9-19 09:44:48

长线传输还是差分吧，在门电路输入端并电容，很容易出现时序问题

yigang 发表于 2014-9-19 09:48:53

bulejeans 发表于 2014-9-19 09:44
长线传输还是差分吧，在门电路输入端并电容，很容易出现时序问题

这里的 “长线” 是指机柜之间的电缆连接。在1~2米间。

zzsczz 发表于 2014-9-19 10:03:35

这种长线传输 已经标准了的比如 编码器

欧标HTL 的 线缆长度可达100m

置于接口电路么。。。。。规格多了

1 推挽双端 ，1 推挽单端

3 集电集开路单端和   4 射集开路单端

4种

zzsczz 发表于 2014-9-19 10:06:22



zzsczz 发表于 2014-9-19 10:07:34

推挽双端 的 抗干扰能力最优

但电路没找到

yigang 发表于 2014-9-19 10:15:41

zzsczz 发表于 2014-9-19 10:07
推挽双端 的 抗干扰能力最优

但电路没找到

en. 受教！！！

zzsczz 发表于 2014-9-19 10:25:31

yigang 发表于 2014-9-19 10:15
en. 受教！！！

也只有一部分信息啦，只找到发射端的原理图 ，接收端还没有，还有屏蔽 等等

懂的人不会乱说，应用场景有限制，毕竟有商业价值




我更关心的是标准的设计和测试流程

比如模拟干扰源的设计，某种干扰下信噪比的测试 ， 设计是否达到标的准绳 ， 协议（涉及到通讯）的设计和检验

置于无线的。。。。就更繁了


那位大大说说

zengqfa08 发表于 2014-9-19 10:31:20

一看就是高手，电机驱动MOS莫名损坏，不知道跟信号匹配有无关系

cd4000 发表于 2014-9-19 10:47:12

学习一下！

野猪奔月 发表于 2014-9-19 12:17:17

mark                     

我命不由天 发表于 2014-9-19 12:40:17

收藏　　　　　　　　

naturc 发表于 2014-9-19 12:49:46

markmarkmarkmark

xiangqian1114 发表于 2014-10-28 14:43:50

mark，长线的影响

xyq1943rr 发表于 2014-10-30 11:42:06

我关注到 屡试屡爽 上了{:sweat:}

jackdu 发表于 2014-10-30 14:15:23

受教了，好贴！

wangyu_2011 发表于 2014-10-31 06:29:46

信号完整性里已经是完整的理论体系了。

dianqi2007013 发表于 2014-10-31 07:48:31

信号转差分如何？

holts2 发表于 2014-10-31 07:55:25

私密特触发器整型电路，或光电转换

zyjbcnmdb 发表于 2014-10-31 08:03:06

不知道电阻电容这几个件的精确值是多少，他们的选值对信号的延时有什么影响呢？还望老工程师指点一二。

codeyear 发表于 2014-10-31 08:44:20

小改动，大学问。越往底层，越显功力。

timom333 发表于 2014-10-31 08:46:36

信号完整性mark

mikewang011 发表于 2014-10-31 08:48:02

说白了就是阻抗匹配的问题了

myin4 发表于 2014-10-31 09:24:50

爪机看不到，mark

yigang 发表于 2014-10-31 10:09:44

zyjbcnmdb 发表于 2014-10-31 08:03
不知道电阻电容这几个件的精确值是多少，他们的选值对信号的延时有什么影响呢？还望老工程师指点一二。 ...

RC的选择，依你要抑制的噪声的时间常数而定。

liangying520 发表于 2014-10-31 16:09:51

学习了，感谢楼主

luckner 发表于 2014-11-2 20:08:02

yigang 发表于 2014-9-3 10:57
共勉！！！
你的小水坑之说很贴切！！！USB总线上不就有个小（阻值）电阻吗，PCI总线的印刷板上就有一段 ...

那种弯弯曲曲的线不是差分等长线么？

signal10 发表于 2014-11-11 18:38:41

多谢分享。

雨中的风铃 发表于 2014-11-11 20:25:34

谢谢分享！！！！！！

xjmlfm1 发表于 2014-11-12 23:35:21

看到这种图，有一种恍然大悟的感觉，感谢老工程师的经验分享。

hhjjstu 发表于 2014-11-15 10:07:16

差分信号

lovecxm 发表于 2014-11-15 14:16:29

这个很实用，我做电力载波也会用

菜鸟不撸 发表于 2014-11-15 17:14:25

本帖最后由 菜鸟不撸 于 2014-11-15 17:16 编辑

11111111111

菜鸟不撸 发表于 2014-11-15 17:14:43

看了楼主的图，确实精辟！。但我觉得在输入端附近串联几十欧的电阻应该是能达到同样好的效果，
我从另一个角度理解振铃现象是LCR串联谐振，传输线是L，芯片输入端和杂散容抗是C，而线路阻抗是R，如果上升下降沿过于陡峭，
也就是输出信号阻抗特别小，则容易产生LCR串联谐振，R越大，则会产生阻尼，越小会欠阻尼，L和C则决定了谐波的数量和频率，
所以通过微调R的大小，能增加阻尼，产生完美的上升下降沿，正好去除振铃波形。

yigang 发表于 2014-11-15 18:25:58

菜鸟不撸 发表于 2014-11-15 17:14
看了楼主的图，确实精辟！。但我觉得在输入端附近串联几十欧的电阻应该是能达到同样好的效果，
我从另一个 ...

嗯，对的！
只要是含有储能元件（动态原件）的回路，就有时间常数（过渡过程），就有频率选择（改造）功能，最终就是能量传播形式的改变（反射，振铃，阻尼）。。。
储能元件的出现（注意是出现，可以是体效应或分布效应），就会伴随能量传播形式改变，殊途同归。

Leoo 发表于 2014-11-17 16:35:28

受教了，原来可以这么用

MINGYU40 发表于 2014-11-17 23:12:04

经典之作！

baoya1 发表于 2014-11-18 01:18:53

我怎么感觉价格电容就会好一些。。

老谷 发表于 2014-11-18 08:21:58

标记一下，仔细研究

片羽之神 发表于 2014-11-18 09:10:29

学习了！长线传输的方法！

imliyucai 发表于 2014-11-18 10:12:15

边沿的那些过冲，振铃等现象说白了都是阻抗不匹配造成的多次反射，导致波形多次叠加的结果，要想真正解决还得从阻抗下手。一般驱动器输出阻抗都较低，而接收器阻抗偏高，所以就产生了输出串联端接，输入并联端接。
-------- 21楼

我从另一个角度理解振铃现象是LCR串联谐振，传输线是L，芯片输入端和杂散容抗是C，而线路阻抗是R，如果上升下降沿过于陡峭，
也就是输出信号阻抗特别小，则容易产生LCR串联谐振，R越大，则会产生阻尼，越小会欠阻尼，L和C则决定了谐波的数量和频率，
所以通过微调R的大小，能增加阻尼，产生完美的上升下降沿，正好去除振铃波形。
-------- 159楼

感觉这两位说的比较地道。

LTREE 发表于 2014-11-18 10:22:08

MARK,,,要学好模电、高频设计哈

dpzc1234 发表于 2014-11-18 16:29:33

学习一下 多多发这样的帖子

superrf 发表于 2014-12-18 08:38:28

wangpengcheng 发表于 2014-9-3 10:48
学习了，呵呵，老工程师果然有一套，我模拟很差，呵呵，当初遇到那个问题都傻了，后来都是猜着解决的，解 ...

这个比喻比较容易理解

ijlc1314 发表于 2014-12-18 09:37:11

虽然不是长线，但在我的工作上有时会用得到，谢谢前辈

ping624 发表于 2014-12-18 09:46:52

前辈技术流啊，cool

jackmony 发表于 2014-12-18 09:51:50

yigang 发表于 2014-9-3 15:32
1、长线传输时，导线的分布电容，电感构成分布参数，也包括导线的直流电阻，使脉冲边沿变坏（如果有N路信 ...

学习了~谢谢指导~

365026266 发表于 2014-12-18 09:58:56


这个电路实用，先收藏

shandong 发表于 2014-12-18 10:10:38

谢谢分享，宝贵的经验

hdxet 发表于 2014-12-20 14:48:02

感觉工业环境下长距离还是用光线可靠

Hassen_JYA 发表于 2014-12-20 15:27:52

简单的电路，优秀的处理手段
最多我就知道信号完整性的概念，调调阻抗匹配什么的，从讨论中学习到很多。
知识是要有目的的学习和利用。

soosqt 发表于 2014-12-20 15:43:13

不错，支持一下

snaky_mok 发表于 2014-12-22 12:00:17

记号      

zzsczz 发表于 2015-1-13 22:27:04

本帖最后由 zzsczz 于 2015-1-13 22:30 编辑



几种常用逻辑电平电路的特点及应用

摘要
LVDS、ECL、CML 等是目前应用较多的几种用于高速传输的逻辑电平。本文介绍每种逻辑电平的接口
原理、特点、设计及应用场合, 归纳比较它们的特性, 最后举例说明不同逻辑电平之间的互连。

LVDS、ECL、CML 是芯片间互联， 速度上G bps的都有；至于板级互联 ，rapidiopci-e   vme   spacewire等标准 都涉及到软件了，不仅仅是电路

Ray______ 发表于 2015-1-13 23:34:19

很好的经验

tjniuqun 发表于 2015-1-13 23:34:24

前辈···，受教！！！

fhslh 发表于 2015-1-13 23:55:18

给老工程师点赞！
不仅技术老到，
更难得的是心态开放，愿意指导后辈。

NEXEN1106 发表于 2015-1-14 08:04:53

果然是好帖子，老工程师就是扎实啊

benhaha 发表于 2015-1-14 09:55:39

谢谢老工程师的分享，学习了

qs6361036 发表于 2015-1-14 18:00:53

学习一下 ，老工程师果然厉害啊   ！

bkyss 发表于 2015-1-14 20:59:31

wangpengcheng 发表于 2014-9-3 11:06
线路板上的回型线好像是因为高速情况下总线要做等长，让总线上每根线的阻值约等，这样信号处理的更稳定一 ...

蛇形线等长主要是为了考虑高速电路的时延，如果时延不同，信号的时序逻辑容易出错。

liulingang_1205 发表于 2015-1-14 22:32:23

受教了，真是好贴

a673261839 发表于 2018-8-1 11:25:01

学习了！！！

rube 发表于 2018-8-1 13:34:31

学习。。。

yufanyufan77 发表于 2018-8-2 13:21:15

实用，还是老工程师有经验啊

hekunmain 发表于 2018-8-3 16:38:47

细微处显功底
页: 1 [2]
查看完整版本: 长线传输怎样保证脉冲边沿可靠？