芯片的过流保护不起作用，一直找不到原因。
用的是TI的LM3481，下面是芯片框图，ISEN引脚一到200mV，芯片就进入一种模式--频率不变，占空比变到很小。不知道为何会这样呢？一直不知道为啥了，迷茫了。。如果输出直接短路，ISEN引脚会达到220mV，但是芯片也没有像手册里面说的频率降到1/8啊。。。 下面是原理图：
发现改变ISEN的RC滤波的R值从2K到100欧的时候，短路时输入端的功耗一直减小，从3W到1.6W。。按理这个只是一个RC滤波+谐波补偿，不知道为何会这样呢？ ISEN脚有没有加电容试一下，看上面的框图应该是达到220mV以上才会保护吧。 yutianyiren 发表于 2015-3-5 17:30
ISEN脚有没有加电容试一下，看上面的框图应该是达到220mV以上才会保护吧。
原理图2楼，有RC滤波。。。现在R改到100欧，C改到1.2nF。。。下面的图是负载逐渐增加到ISEN引脚马上就200mV的时候：
这时只有在增加一点点负载，系统就进入了我楼主位所说的异常模式了，ISEN引脚如图：
不知道为何会这样呢？ PDF不是有说明么？还有你示波器测量为200mV，可能芯片比较器测量的已经超过220mV
R5先改小试一下。 把采样电阻弄小点，电流就会大些。这是过流保护，LED用的是恒流。 恒流不是这么做的，这个用作短路检测。恒流你需要一个运放做恒流环路叠加到电压环上面。
pigy0754 发表于 2015-3-5 20:47
PDF不是有说明么？还有你示波器测量为200mV，可能芯片比较器测量的已经超过220mV
...
我测量的就是ISEN对芯片的地。。示波器测量是比较准确的 wye11083 发表于 2015-3-5 21:19
把采样电阻弄小点，电流就会大些。这是过流保护，LED用的是恒流。
做的是恒压源不是横流源，现在不起作用的就是过流保护。 zhiwei 发表于 2015-3-6 08:14
恒流不是这么做的，这个用作短路检测。恒流你需要一个运放做恒流环路叠加到电压环上面。
...
做的恒压源。现在就是过流/过载 保护不起作用。 pigy0754 发表于 2015-3-5 20:47
PDF不是有说明么？还有你示波器测量为200mV，可能芯片比较器测量的已经超过220mV
...
主要是频率都没变成1/8，现在短路之后待机功耗太大。 zhiwei 发表于 2015-3-5 20:48
R5先改小试一下。
R5是补偿部分，跟过流没关系吧。而且我补偿部分已经调节完了，就差过流这块了。下面是实测的瞬态响应和bode图。输出是24V（ps-输出电容因为板子有限容量有点小，被供电部分还会增加电容的，所以过冲和欠冲会更小）：
外部加恒流、打嗝、或自锁应对恒流或短路，芯片自带的长期短路可能功率比较高。。。 zhiwei 发表于 2015-3-6 13:07
外部加恒流、打嗝、或自锁应对恒流或短路，芯片自带的长期短路可能功率比较高。。。 ...
没解决我的问题！ zhiwei 发表于 2015-3-6 13:07
外部加恒流、打嗝、或自锁应对恒流或短路，芯片自带的长期短路可能功率比较高。。。 ...
您能看懂图片中第一个参数的意思么？不知道它控制的是什么？结果又会如何？ Isw(peak) x RSEN = VSENSE- D x VSL 参看图18。在Vsense上面叠加Vsl形成电流比较器参考值。每周期电流超过后就结束本周期。
Vsc是图19上面那个220V比较信号，如果发生短路，Ip增大，Lp感量较小，Ip斜率很大，如果电流比较器动作之前Ip飙到220mV就会触发SC动作。 zhiwei 发表于 2015-3-9 12:39
Isw(peak) x RSEN = VSENSE- D x VSL 参看图18。在Vsense上面叠加Vsl形成电流比较器参考值。每周期电流超过 ...
也就是说一个第二个是反映更快的那种过流保护。。对于第一个Vsense--我缓慢加负载--实际Rsense的电压应该达到160mV-50%×90mv=120mV的时候就应该触发保护了（外面没有考RSL加额外的斜坡补偿），负载在增加输出电压就应该跌落了，但是现在不是--现在的情况是我楼主位描述的。。。 你搞SEPIC么？感觉电流波形不太正常啊，不是电感饱和了吧？ gzhuli 发表于 2015-3-9 13:31
你搞SEPIC么？感觉电流波形不太正常啊，不是电感饱和了吧？
是sepic啊，电流波形很直啊，并没有饱和。
R88 发表于 2015-3-9 13:45
是sepic啊，电流波形很直啊，并没有饱和。
我是说你第二张图，第一张还是150mV~200mV，第二张一开始就直接到220mV去了？ gzhuli 发表于 2015-3-9 13:31
你搞SEPIC么？感觉电流波形不太正常啊，不是电感饱和了吧？
留有一定余量了 ，实际把采样电阻减小在增加1，2W电流波形还挺正常，对了，大师看看下面的电流波形是什么原因造成的呢：
下面是驱动Vgs，上面是采样电阻，不明白为何电流在mos关闭之后会这样。 R88 发表于 2015-3-9 13:51
留有一定余量了 ，实际把采样电阻减小在增加1，2W电流波形还挺正常，对了，大师看看下面的电流波形是什么 ...
管子耐压够么？不是软击穿了吧。 gzhuli 发表于 2015-3-9 13:50
我是说你第二张图，第一张还是150mV~200mV，第二张一开始就直接到220mV去了？ ...
我也不知道为啥，实际按我18楼分析，采样电阻电压达到120mV的时候就应该有动作了，现在到200mV才有。明显不正常。 gzhuli 发表于 2015-3-9 13:54
管子耐压够么？不是软击穿了吧。
耐压够，关于波形的问题我找到解释了，说是软开关：http://bbs.21dianyuan.com/157626.html。。。大师认为呢？ R88 发表于 2015-3-9 14:04
耐压够，关于波形的问题我找到解释了，说是软开关：http://bbs.21dianyuan.com/157626.html。。。大师认 ...
软开关是反向电流，你是正向，而且你SEPIC CCM是不可能做软开关的。 gzhuli 发表于 2015-3-9 14:17
软开关是反向电流，你是正向，而且你SEPIC CCM是不可能做软开关的。
看帖子的描述感觉像是一种驱动上实现的软开关，并不是传统那种，跟拓扑没关系。 R88 发表于 2015-3-9 14:31
看帖子的描述感觉像是一种驱动上实现的软开关，并不是传统那种，跟拓扑没关系。 ...
人家那个是驱动BJT的芯片，为了快速关断才有个预关断过程，你这G极波形斩钉截铁的关了S极还有正向电流，是不正常的。 gzhuli 发表于 2015-3-9 14:38
人家那个是驱动BJT的芯片，为了快速关断才有个预关断过程，你这G极波形斩钉截铁的关了S极还有正向电流， ...
但是我的mos余量够的。Vds也没有过冲振荡 本帖最后由 gzhuli 于 2015-3-9 15:01 编辑
R88 发表于 2015-3-9 14:56
但是我的mos余量够的。Vds也没有过冲振荡
我也不是很明白，为什么第一个IS波形是150mV~200mV，再加一点点负载占空比就变成6.3%，但IS波形还直接到220mV去了，占空比减小那么多，电流不是应该马上下来了吗？感觉后面的波形就是电感忽然大幅减小的情况。 本帖最后由 R88 于 2015-3-10 14:07 编辑
gzhuli 发表于 2015-3-9 13:50
我是说你第二张图，第一张还是150mV~200mV，第二张一开始就直接到220mV去了？ ...
关于之前的问题可能找到原因了，电子负载我设置的是恒功率模式，ISENSE电压只要达到200mV，输出电压就是0了，待机功耗2.5W。
现在改成纯电阻待載，发现在电阻减小的过程中，输出电压逐渐减小。。占空比逐渐减小。ISENSE电压一直保持在200mV（为何保持在200mV而不是160mV-45mV=120mV我也不知道）。
但是现在直接短路，频率怎么不变成1/8呢？待机功耗还比较大。 gzhuli 发表于 2015-3-9 14:38
人家那个是驱动BJT的芯片，为了快速关断才有个预关断过程，你这G极波形斩钉截铁的关了S极还有正向电流， ...
他也没说是驱动BJT啊，他那时测量驱动BJT的波形（驱动BJT是指驱动MOS的BJT） R88 发表于 2015-3-9 15:05
他也没说是驱动BJT啊，他那时测量驱动BJT的波形（驱动BJT是指驱动MOS的BJT） ...
R88 发表于 2015-3-9 15:04
关于之前的问题可能找到原因了，电子负载我设置的是恒功率模式，ISENSE电压只要达到200mV，输出电压就是0 ...
另外你有没有发现那两个耦合电容(C10,C11)发热比较大？我之前做的SEPIC 4V升12V 0.5A，分开两个电感，耦合电容用2个1206 22uF X5R并联，效率只有80%左右，发现电容发热严重，后来试过3个10uF并联还是发热，不知道是买的电容太差了还是什么问题。 gzhuli 发表于 2015-3-9 15:11
我从新捕捉了一下波形，20M带宽加上，探头地线处理了一下，测试波形：
这回对应的解释：http://bbs.21dianyuan.com/184600.html 本帖最后由 R88 于 2015-3-9 16:04 编辑
gzhuli 发表于 2015-3-9 15:30
另外你有没有发现那两个耦合电容(C10,C11)发热比较大？我之前做的SEPIC 4V升12V 0.5A，分开两个电感，耦 ...
我的不热啊，我现在24-40输入，24V10W输出，低压的时候mos热，高压的时候芯片发热（这破芯片设计不合理太多了：1，内部线性电源驱动mos的电压刚设计到6V，输入高压的时候芯片太热。2，限流部分当限流之后没有任何动作，之前用的控制器都会释放软启动电容之类的）。下面是测试耦合电容波形：
我刚测了一下，输入25V，输出24V410mA，最高mos温度50多，耦合电容40多度。用的是1210电容多层陶瓷电容。。 R88 发表于 2015-3-9 16:02
我的不热啊，我现在24-40输入，24V10W输出，低压的时候mos热，高压的时候芯片发热（这破芯片设计不合理太 ...
哦，估计你这个电压高，电流比较小，我那个输入4V时电流都接近2A了，看来两个1206确实扛不住。 R88 发表于 2015-3-9 15:48
我从新捕捉了一下波形，20M带宽加上，探头地线处理了一下，测试波形：
这个我觉得是Cds充电引起的可能性比较大，毕竟MOS不像BJT那样会关断拖尾，Vgs为0后管子就应该是关掉了的。但是Cds好像又没这么大吧。 本帖最后由 R88 于 2015-3-10 14:06 编辑
gzhuli 发表于 2015-3-9 16:15
哦，估计你这个电压高，电流比较小，我那个输入4V时电流都接近2A了，看来两个1206确实扛不住。 ...
现在就有两个3个问题了：
1，电流波形的最后那个台阶如何形成的？
2，过流起作用之后的ISENSE电压为何不是160mV-45mV=120mV，而是200mV，难道手册写错了？
3，输出直接短路之后，频率并没有变成1/8，而是下面的波形：
缩小之后：
gzhuli 发表于 2015-3-9 16:33
这个我觉得是Cds充电引起的可能性比较大，毕竟MOS不像BJT那样会关断拖尾，Vgs为0后管子就应该是关掉了的 ...
的确是Cds形成的，看下面两组波形（分别是电流波形VS Vgs和Vds），看出是由Vds上升过程中形成的电流：
哥们，问下问题3最后解决了吗，我测试也是这个情况
页:
[1]