wq_601840968 发表于 2016-4-13 11:25:17

verilog中逻辑非与按位非 的区别


wire a;
wire b;

assign a = (!b);
assign a = (~b);

这两种写法有区别吗，综合生成的电路是否一样；
（代码中用的第一种，但是有bug，不确定是不是由它引起的；换成第二种就没有bug了）

lw2012 发表于 2016-4-13 11:57:51

如果是1位宽度的话，效果应该是一样的。但是意义不一样， 同C语言。

aammoo 发表于 2016-4-13 12:04:32

二楼正解
页: [1]
查看完整版本: verilog中逻辑非与按位非 的区别