初学FPGA,做一个正交编器计数模块,在神们有资源吗?
初学FPGA,做一个正交编器计数模块,在神们有资源吗? 《基于QuartusII的数字系统VerilogHDL设计实例详解》 看看正交编码器波形,就知道怎么做了 两个DFF互锁初学FPGA看看fpga4fun.com还不错
这里有正交编码器的使用方法:
http://fpga4fun.com/QuadratureDecoder.html
http://fpga4fun.com/images/QuadratureDecoder1.gif
http://fpga4fun.com/images/QuadratureDecoder_waveform.gif
看上图,AB两路通过采集时钟对应00 01 11 10变化,有变化会加一或减一,不变维持原基数,这样得到:4倍频A或B的频率的计数值,方向看当前是加还是减。当有抖动,状态变化会在当前基数上加减轮替,抖动结束基数只变一个字 http://fpga4fun.com/QuadratureDecoder.html 5楼这个好,有源代馬 嘿嘿 本论坛就有发过QEI的FPGA实现代码
页:
[1]