论坛首页 › FPGA › 求解答：quartus与modelsim联合仿真出现问题

549646150 发表于 2016-10-17 22:57:57

求解答：quartus与modelsim联合仿真出现问题

javascript:;
RTL仿真出现上图 ，不知道什么原因求解答！！
之前仿真过别的工程是好使得，区别是上一个工程只有一个top文件，这个工程top下还有两个文件， 测设代码如下：
`timescale 1 ns/ 1 ps
module Beep_vlg_tst();

reg clk;
reg rst_n;
                                          
wire out;
            
Beep i1 (
        .clk(clk),
        .out(out),
        .rst_n(rst_n)
);
initial                                                
        begin                                                               
        $monitor($time,"led value = ",out);                     
        clk = 0;
        rst_n = 0;
        #1000
        @(posedge clk);
        rst_n = 1;   
        repeat(5) #1_000_000_000;
        $stop;                                                            
// --> end                                             
        $display("Running testbench");                     
end   
                                                
always   begin                                                
   #20 clk = ~clk;                                                                                    
end               

549646150 发表于 2016-10-17 22:58:35

对了，还有点开reort文件里面啥也没有

查看完整版本: 求解答：quartus与modelsim联合仿真出现问题