有人批量使用了ALTERA的MAX10 CPLD吗？
目前在使用EPM570，在嘉立创看器件的时候无意中看到10M02DCV36竟然也才20+，而且容量却大了很多，性价比非常有优势啊。所以在研究转到MAX10上，但V36的封装是BGA 0.4mm pitch，这个似乎只能焊盘上打孔？MBGA153是0.5mm，但价格似乎也贵了，有谁有在用吗？用的哪个型号啊？ 关注，以前玩过10m08，好像要贵不少。 zxq6 发表于 2018-2-7 16:23
关注，以前玩过10m08，好像要贵不少。
是的。08应该是贵不少。
02的话有2K LE,100Kbit RAM，我觉得够玩了。 BGA 裸片封装3*3
Are u kidding mi RAMILE 发表于 2018-2-7 16:33
BGA 裸片封装3*3
Are u kidding mi
对的，3*3 VBGA36，0.4mm pitch。
如果价格比其他封装便宜，可以考虑做转接板。 做转接板思路挺不错，现在打样个4层成本也不高 好买够用就行了，芯片不用追求新。BGA 0.8MM以下的我都不用 yerrmin 发表于 2018-2-7 16:57
好买够用就行了，芯片不用追求新。BGA 0.8MM以下的我都不用
EPM570现在快用满了，如果再要加功能的话很麻烦，而且价格也只会越来越贵。
有性价比更高的为什么不用呢？ 20+的腿很少吧？ mangocity 发表于 2018-2-7 19:53
20+的腿很少吧？
27个可用IO。一般的应用够了 可惜是0.4的bga,不然很方便用了 要便宜用 lattice zjykwym 发表于 2018-2-7 22:36
要便宜用 lattice
lattice的XO2也有在用，容量也比较小啊。256的跟EPM240价格差不多了。
不过XO2有QFN封装很爽啊 lusson 发表于 2018-2-7 22:48
lattice的XO2也有在用，容量也比较小啊。256的跟EPM240价格差不多了。
不过XO2有QFN封装很爽啊 ...
4层板，多少线宽和间距能扇出啊，别弄的好贵的
还有QFN的好在哪呢？40脚左右板子工艺要求低，焊接难度也小？ 有啊，用的大容量的。不过这玩意不是CPLD，是FPGA啊，时序比CPLD要差 rtems 发表于 2018-2-8 17:52
有啊，用的大容量的。不过这玩意不是CPLD，是FPGA啊，时序比CPLD要差
现在在用的MAXII系统内部也是用RAM来实现的了，应该区别不大。 kickdown 发表于 2018-2-8 17:18
4层板，多少线宽和间距能扇出啊，别弄的好贵的
还有QFN的好在哪呢？40脚左右板子工艺要求低，焊接难度也 ...
如果是V36的话，估计要加盲孔了。
MBGA的话是0.5mm，管脚分配一下部分不用的话还是可以的。
QFN就是好焊接啊，相对QFP来说体积也小。 lusson 发表于 2018-2-8 19:32
如果是V36的话，估计要加盲孔了。
MBGA的话是0.5mm，管脚分配一下部分不用的话还是可以的。
一直在找一种资源数和EPM570差不多，而引脚尽量少一些，25个IO就够了，板子制作工艺又不算高的新型号芯片，好找吗 kickdown 发表于 2018-2-8 21:21
一直在找一种资源数和EPM570差不多，而引脚尽量少一些，25个IO就够了，板子制作工艺又不算高的新型号芯片 ...
我之前用的XO2的256，QFN32封装，可惜资源比你要的小了一点，不过这个好像有内置RAM，不知道可不可以弥补一点。价格应该10+吧 lusson 发表于 2018-2-8 22:27
我之前用的XO2的256，QFN32封装，可惜资源比你要的小了一点，不过这个好像有内置RAM，不知道可不可以弥补 ...
没找到XO2系列呢，只找到了XC XA系列，您能把全称发一下吗？ kickdown 发表于 2018-2-8 22:35
没找到XO2系列呢，只找到了XC XA系列，您能把全称发一下吗？
http://www.latticesemi.com/zh-CN/Products/FPGAandCPLD/MachXO2
lattice家的。 lusson 发表于 2018-2-8 23:59
http://www.latticesemi.com/zh-CN/Products/FPGAandCPLD/MachXO2
lattice家的。
哦，原来不是xilinx啊
是不是前年紫光要收购这个公司，被美国Z.F.否了 rtems 发表于 2018-2-8 17:52
有啊，用的大容量的。不过这玩意不是CPLD，是FPGA啊，时序比CPLD要差
你确定FPGA时序比CPLD差? xwkm 发表于 2018-2-11 07:44
你确定FPGA时序比CPLD差?
CPLD一般随便写写，不弄约束文件。MAX10我们开始的时候就是当CPLD一样，没弄约束，结果时序很差，后来加上约束就好了。
你不相信也完全没问题，我只是随口说一句我们转到MAX10的时候遇到的实际问题而已。
xwkm 发表于 2018-2-11 07:44
你确定FPGA时序比CPLD差?
这个是没有疑问的，CPLD是走线路径比FPGA更固定 rtems 发表于 2018-2-13 00:21
CPLD一般随便写写，不弄约束文件。MAX10我们开始的时候就是当CPLD一样，没弄约束，结果时序很差，后来加 ...
altera家的maxii系统内部实现应该都是ram吧？
他家真正的cpld是以前的7000,3000系列了。 lusson 发表于 2018-2-13 08:59
altera家的maxii系统内部实现应该都是ram吧？
他家真正的cpld是以前的7000,3000系列了。 ...
嗯。是，MAX II是LUT结构， 不是宏单元结构了。 rtems 发表于 2018-2-13 00:21
CPLD一般随便写写，不弄约束文件。MAX10我们开始的时候就是当CPLD一样，没弄约束，结果时序很差，后来加 ...
请教几个问题哦：
1.时序约束需要单独的约束文件吗，直接在写代码的时候注意不行吗？
2.时序出问题的表现是什么呢，会导致输出有异常窄脉冲出现呢，还只是结果输出不对，不定期的报故障呢？ 现在Spartan6系列的XC6SLX9和EP4CE6E22C8N都很便宜，20多元。 lyl520719 发表于 2018-2-21 19:16
现在Spartan6系列的XC6SLX9和EP4CE6E22C8N都很便宜，20多元。
但是XC6SLX9的容量可比EP4CE6大多了啊～
redroof 发表于 2018-2-22 14:38
但是XC6SLX9的容量可比EP4CE6大多了啊～
看来应该改投Xilinx门下。 lyl520719 发表于 2018-2-22 19:01
看来应该改投Xilinx门下。
基本相同的价钱，X家的容量是型号里那个9（也就是等效9000LE），A家的容量是型号里的那个6，少了1/3啊！
应该是因为A家被intel收了，而intel常年都是做高毛利的 kickdown 发表于 2018-2-15 22:23
请教几个问题哦：
1.时序约束需要单独的约束文件吗，直接在写代码的时候注意不行吗？
2.时序出问题的表现 ...
我们要求比较高，时序不好的时候自定义总线有时候工作不正常。
rtems 发表于 2018-2-23 15:22
我们要求比较高，时序不好的时候自定义总线有时候工作不正常。
是的，我用ep2c8控制88e1111,进行千兆网udp通信，偶尔会出乱码。 redroof 发表于 2018-2-22 21:06
基本相同的价钱，X家的容量是型号里那个9（也就是等效9000LE），A家的容量是型号里的那个6，少了1/3啊！
...
没收购以前，价格基本差不多吗？ rtems 发表于 2018-2-23 15:22
我们要求比较高，时序不好的时候自定义总线有时候工作不正常。
您有过用逻辑分析仪测试过总线状态吗？
我主要想知道微观上的缺陷表现应该是什么样的呢 kickdown 发表于 2018-2-23 21:49
没收购以前，价格基本差不多吗？
以前没注意。
但客户都不笨啊，这两家的技术明明差不多，谁也不可能用比对手少很多的容量来卖相同的价钱。你说是不是？ kickdown 发表于 2018-2-23 21:58
您有过用逻辑分析仪测试过总线状态吗？
我主要想知道微观上的缺陷表现应该是什么样的呢 ...
我们自定义总线是成熟设计了，不用量就知道是时序问题。后来工程师加了约束就好了。强调下，这是FPGA，不是CPLD，记住这个就好了{:lol:}
lusson 发表于 2018-2-7 22:48
lattice的XO2也有在用，容量也比较小啊。256的跟EPM240价格差不多了。
不过XO2有QFN封装很爽啊 ...
低功耗方面 xo2 是不是比 max10 做得好？ 本帖最后由 kickdown 于 2018-2-27 14:50 编辑
发现一个问题，Altera自己的MAX10和Cyclone LP系列，似乎规格有些相似啊，不怕自我竞争吗？ 不过A的MAX10系列，确实其他厂商没有产品能比得上。
单电源供电，最大资源50k LE，单芯片无需外扩存储体……
缺点就是引脚少的，太小，板子不好弄。不过这也是电子工业发展的趋势逼迫的 本帖最后由 kickdown 于 2018-2-28 10:09 编辑
RAMILE 发表于 2018-2-7 16:43
做转接板思路挺不错，现在打样个4层成本也不高
大概画了一下，36pitch，似乎可以不打孔，用双4mil可以引出，双面板就可以，因为pitch单侧计算只有三排而已
其实您可以设想一下，如果不打孔，4层板在扇出过程中，也没啥意义啊{:smile:}而打孔的话，这个间距只能打4mil的孔，成本又不是普通4层板能比的了。
不过可惜他这个还是太小，如果是0.5mm的，嘉立创双面板就能接5mil的活了，现在4mil嘉立创不愿做。
对不起，上面那些我算错了，没考虑扇出时，焊盘是比布线宽的，尺寸干涉。4层板不塞孔都够呛，没法弄
页:
[1]