使用SDRAM作为缓存VGA输出有误的问题
最近在移植crazybingo的例程到自己的开发板上。例程名：04_SDRAM_VGA_Display_Test640480，就是利用SDRAM做显存测试VGA图像输出。当关闭Bank乒乓操作时“Sdram_PingPong_EN=0”时，实验现象和pdf教程一模一样。但是打开Bnak乒乓操作时，就会出错，只有两个图像正确（略有误差），另两个完全对不上。
关闭乒乓操作显示图像如下，开启时只有图3图4正确（也有瑕疵），图1图2完全对不上。
我自己的板子和CB的板子有两处差异。一：CB是C4的FPGA，我是C1的FPGA，涉及到的IP核都重新生成过了，并通过验证（关闭乒乓方式）；
二、CB的SDRAM是单片1M*4Banks*16bit，我是两片4M*4Banks*8bit拼成的16bit。两种sdram的图分别是
请各位帮忙分析一下究竟问题出现在哪里？尝试过降低SDRAM的速度，无效。 我估计是时序约束的问题，你可能没设好或没设。 问题解决了！原版的dqm是直接接地的，相应的pin没有引出。我自己板子上的dqm是引出到fpga上的，这两个信号没有分配引脚，所以造成数据读写出错。
任何时候，都要先排查硬件和引脚。呵呵，也算是为大家踩了个雷。
页:
[1]