请教一下ZYNQ ADC ->AXI STREAM ->DMA 的实现
自己实验 AXI STREAM FIFO DMA LOOP 可以正常工作ADC 接 AXI STREAM DATA FIFOS端 TLAST TVALID 设置成常量1
DEBUG 时ADC DATA有数据 ,但是读取的时候 S_AXIS_TREADY 一直没反映。
能不能派包中华教教我,卡住了
Red Pitaya 买来好久了,想玩一下。
ADC 输出只有14个DATA 两个时钟 一个输入 CLKSTB 本帖最后由 gongcsf 于 2018-6-25 22:32 编辑
求助,弄了个最基本的硬件DEBUG应该是我还没型明白AXIS TREADY信号是怎么生成的。PS端发出读后才有的吗?
应该是那些信号不能设置为常量吧?
页:
[1]