Divingbear 发表于 2018-6-27 11:44:49

DCDC电路中SW信号上的铃振如何消除?

本帖最后由 Divingbear 于 2018-6-27 13:25 编辑

目前在做的一款产品中,使用MP1488作为背光驱动芯片,驱动一款10.1寸的LCD屏,背光规格为7S4P,WLED.电路图如下图。

目前发现的问题是SW信号的上升沿和下降沿都有铃振。
虽然DCDC电路的SW信号或多或少的都有铃振的现象,但是这个震荡不知道为什么被耦合到地线上了
下图中的黄色信号为地平面上的干扰波形,由于示波器两个通道共地的缘故,这个干扰的幅度被增强到了3V多的Vpp,实际单独测量地平面的话,只有200mV左右的Vpp。

将SW信号放大后波形如下图

该电路的Layout如下图


补充说明:
1.我开始是怀疑电感的选取不当,曾经换过6.8uH/3A和15uH/5A的电感,但是铃振情况未见明显改善。
2.我也尝试用外部直流电源供电给该芯片,发现从2.3V左右该芯片开始工作,到3V时候,SW波形的频率稳定,占空比稳定,且只有上升沿有铃振,下降沿则没有;然后随着供电电压的提升,上升沿的铃振幅度增大,下降沿也逐步出现铃振,且SW的频率开始变化,占空比也开始变化,表现为示波器上的波形边沿开始抖动。
3.我曾经在另外一款产品用该芯片给另外一款7S2P的LCD驱动背光,两款产品的电路很近似(除了限流电阻的阻值略有调整),且LAYOUT布局也几乎一样,虽然SW信号没有测试,但是肯定地平面或者其他电源上没有捕捉到如此大的纹波。也就是说之前的板子上,即使SW有铃振,也没有耦合到地平面上,而这款产品不知道为什么被耦合到地平面了。
4.MP1488的spec上,对这款产品的介绍都是3S的LED阵列,最多9P;但是它的最大输出是25V,7S的LED电压需求在21V到22V之间,我认为在合理范围内才选的这颗芯片。

问题点:
1.如何调整电路元件取值来抑制铃振?虽然RC Snubber电路可以吸收铃振,但是代价是输出效率下降,所以不是我认为的最好解决途径。
2.如果这个铃振是由于器件寄生电感电容造成的,也就是基本无解的话?那该如何检查这个铃振是如何耦合到地平面的?

20061002838 发表于 2018-6-27 14:35:41

二极管下面飞一个电容到地,或者C338拆过去,5脚只是一个检测脚,输出电容放这里没意义
C336飞一根粗点的线到2脚,或者芯片左边的铺铜,升压转换器要求输入回路面积最小,你这看起来挺差

hugohehuan 发表于 2018-6-27 17:14:18

我觉得原因是楼主测量SW的方法有问题。电源波形怎么测,参考TI很多评估板的说明。

hd12 发表于 2018-6-27 22:52:34

Divingbear 发表于 2018-6-27 17:32
调整过后,SW上的铃振确实略有改善。
测量地平面上的纹波,从200mV左右降低到100mV左右了。
还没有根除, ...

说明你的问题就是出在layout上,要想根除,重新布板。

升压电路重要的回路是电感之后:SW脚,二极管,IC地之间这一面积最小化,优先布局这几个,然后其它的要求低一些。
我会把C336,C338二极管都放到IC 的GND那一边,也就是你目前PCB的上边,二极管输出向上,IC的VCC就近放C337。同时与C338预留一个并联10n或0.1uF电容的位置,留着调试用

hailing 发表于 2018-6-27 11:44:50

C338不直接加到D5输出的线上,而是加到通过过孔接DCDC的OV脚上中间有2次过孔,C338的效果大打折扣。基本上对降低输出的纹波没多少效果了。而且陶瓷电容随着电压的增加,容量下降很快,2.2uF在你的应用上实际容量1uF都不知道有没有。你在D5输出上并个2个10uF,上面楼主已经并过电容了是多大的?每次增加1个看对你的测试结果有没有影响,没一次根除没关系,调试的时候看方法有没有效果更重要,最大的效果是怎样的这样心里有底。我对D5输出没直接并电容感到吃惊,你D5输出又不是没地方放电容,干嘛打过孔后到芯片的OV脚再并电容?

0712 发表于 2018-6-27 11:59:25

图呢   

xivisi 发表于 2018-6-27 12:04:58

看看原理图和PCB

Divingbear 发表于 2018-6-27 13:26:06

不知道什么原因,刚才的图没有显示出来,现在已经补发了。

passage110 发表于 2018-6-27 13:48:58

我怎么感觉很正常呢!!!{:lol:}

voild 发表于 2018-6-27 14:03:04

试试U20的1-2脚间加RC消振

Divingbear 发表于 2018-6-27 14:17:42

passage110 发表于 2018-6-27 13:48
我怎么感觉很正常呢!!!

我知道有铃振很正常,我的关注点这铃振怎么耦合到地平面上的。
目前我测试所有的电平,甚至直接测地线,上边都有200mV左右的纹波。
如果我不能抑制这个铃振,就要考虑怎么隔断这个耦合路径。
最终的目的是抑制全板纹波的幅度。

Divingbear 发表于 2018-6-27 14:18:36

voild 发表于 2018-6-27 14:03
试试U20的1-2脚间加RC消振

RC snubber电路会降低电源输出效率的,
而我主要目的是让这个纹波不要耦合到地,或者耦合过去的幅度不要那么强。

neqee 发表于 2018-6-27 14:24:56

DC-DC芯片由于MOS管的开关动作,都会有振铃现象,特别是大电流输出时,SW我没关注过,但电源和地肯定是有的,振铃是高频信号,最终会形成高频共模干扰,EMC的元凶,我采用的方法是在靠近ic的MOS管的电源或地串磁珠,破坏这种振铃,但也只是改善而无法侧底消除

Divingbear 发表于 2018-6-27 14:53:16

neqee 发表于 2018-6-27 14:24
DC-DC芯片由于MOS管的开关动作,都会有振铃现象,特别是大电流输出时,SW我没关注过,但电源和地肯定是有的 ...

现在的电路设计中,会大量应用DCDC,所以铃振是不可避免的,只能说改善或者抑制。
但是在地上串磁珠,总觉得会划分出各种地出来,然后整个地平面会被割裂成各种小块儿,然后通过电容电阻磁珠来连接,到头来供电回路的路径就会非常绕。
总觉得这样不是一个非常好的解决方案啊。

Divingbear 发表于 2018-6-27 15:03:49

20061002838 发表于 2018-6-27 14:35
二极管下面飞一个电容到地,或者C338拆过去,5脚只是一个检测脚,输出电容放这里没意义
C336飞一根粗点的线 ...

你说的二极管下面是指电容和二极管之间的位置,也就是1脚位置吗?
C338那个2.2uF的电容是公版电路图推荐的,没有明确说明是做什么用的,我的理解就是一般的储能电容。
另外C336我短一根线到IC的第二脚,我会尝试一下。
不过这个板子的GND主要是第一层打过孔到第二层,第二层是一个完整的地平面,
如果过孔的寄生电容电感不过分的话,输入电源的回流路径应该不是主要问题。
TOP层的,白色高亮的GND平面,有显示出过孔

第二层是一个完整的GND平面。

voild 发表于 2018-6-27 15:10:43

Divingbear 发表于 2018-6-27 14:18
RC snubber电路会降低电源输出效率的,
而我主要目的是让这个纹波不要耦合到地,或者耦合过去的幅度不要 ...

RC并在D5两端也是可以的

20061002838 发表于 2018-6-27 15:22:15

Divingbear 发表于 2018-6-27 15:03
你说的二极管下面是指电容和二极管之间的位置,也就是1脚位置吗?
C338那个2.2uF的电容是公版电路图推荐 ...

C338 挪到D5阴极下面
C338是储能电容没错,问题是你放的位置不对
如果是我的话,我会把输出电容横着放,左边那两条线通过过孔走到其它层

Divingbear 发表于 2018-6-27 15:35:38

20061002838 发表于 2018-6-27 14:35
二极管下面飞一个电容到地,或者C338拆过去,5脚只是一个检测脚,输出电容放这里没意义
C336飞一根粗点的线 ...

C338不能拆,拆掉后,芯片无法工作。
始终输出5V,即输入电压。

Divingbear 发表于 2018-6-27 15:38:50

20061002838 发表于 2018-6-27 15:22
C338 挪到D5阴极下面
C338是储能电容没错,问题是你放的位置不对
如果是我的话,我会把输出电容横着放, ...

明白你的意思了,
这个电容不太好移动,我尝试用短粗的线把它们飞起来看看。

20061002838 发表于 2018-6-27 15:41:42

Divingbear 发表于 2018-6-27 15:38
明白你的意思了,
这个电容不太好移动,我尝试用短粗的线把它们飞起来看看。 ...

二极管下面刮开铜皮,飞一个电容

Divingbear 发表于 2018-6-27 17:30:21

测量方法或者没有那么精确,因为不是最短回路。
但是纹波是确确实实存在的。

Divingbear 发表于 2018-6-27 17:32:14

20061002838 发表于 2018-6-27 15:41
二极管下面刮开铜皮,飞一个电容

调整过后,SW上的铃振确实略有改善。
测量地平面上的纹波,从200mV左右降低到100mV左右了。
还没有根除,还得再看看。

z31com 发表于 2018-6-27 17:37:42

应该是测量问题+1

hugohehuan 发表于 2018-6-27 21:19:42

Divingbear 发表于 2018-6-27 17:30
测量方法或者没有那么精确,因为不是最短回路。
但是纹波是确确实实存在的。 ...

你错了,错误的测量方法测出来的波形根本不可信。
从你的波形一个通道对另外一个通道造成那么大的干扰我就知道,你还得从头学习如何使用示波器。

colinzhao 发表于 2018-6-27 22:56:27

这是无法消除的,只要芯片工作正常,就OK。当然振铃的大小还跟你的测试方式有关系,探头换个方向都有影响,特别是地的位置不同波形也不同。

colinzhao 发表于 2018-6-27 22:58:29

不知道是不是有人测试过没有振铃的波形,反正我没遇见过没振铃的波形。至于EMC问题的话,就加磁珠电容之类的,使得振铃频率分散等等,但是,一定是无法消除的。这是物理知识,不解释了!!!

goldbear 发表于 2018-6-28 08:12:46

主要这芯片集成FET没法加门控电阻减缓开关速度,SW输出要不试试加TVS管抑制一下过冲和下冲的尖峰。

MXHAUDIO 发表于 2018-6-28 08:33:00

之前也碰到过DCDC的振铃干扰到地的情况,重新layout之后有改善,从那之后,再也没轻视过这一块的布局,稍微不注意就要出大问题

Divingbear 发表于 2018-6-28 11:26:14

hugohehuan 发表于 2018-6-27 21:19
你错了,错误的测量方法测出来的波形根本不可信。
从你的波形一个通道对另外一个通道造成那么大的干扰我 ...

你提到的的TI的相关的测量方法,有没有文档或者关键字,我去查查学习一下。

Divingbear 发表于 2018-6-28 11:36:16

colinzhao 发表于 2018-6-27 22:58
不知道是不是有人测试过没有振铃的波形,反正我没遇见过没振铃的波形。至于EMC问题的话,就加磁珠电容之类 ...

我明白的。所以我说的一直都是抑制,没有说要消除。
如果能找到这个铃振的耦合路径是最理想的。
我目前苦恼的就是,整个地平面上(我示波器的接地夹子和探针接在同一个点上),都能在示波器上捕捉到将近200mV的纹波。
这个纹波略大,因测试的标准来看,是无法接受的,另外地平面都有这么大的纹波,我测什么信号都会被它干扰啊。
比如MIC的音频信号,本来就只有几百豪伏,再叠加这么个噪声......

地平面上的纹波波形

Divingbear 发表于 2018-6-28 11:50:58

hailing 发表于 2018-6-28 09:57
C338不直接加到D5输出的线上,而是加到通过过孔接DCDC的OV脚上中间有2次过孔,C338的效果大打折扣。基本上 ...


C338不直接加到D5输出的线上,而是加到通过过孔接DCDC的OV脚上中间有2次过孔,C338的效果大打折扣。基本上对降低输出的纹波没多少效果了。而且陶瓷电容随着电压的增加,容量下降很快,2.2uF在你的应用上实际容量1uF都不知道有没有。你在D5输出上并个2个10uF,上面楼主已经并过电容了是多大的?每次增加1个看对你的测试结果有没有影响,没一次根除没关系,调试的时候看方法有没有效果更重要,最大的效果是怎样的这样心里有底。我对D5输出没直接并电容感到吃惊,你D5输出又不是没地方放电容,干嘛打过孔后到芯片的OV脚再并电容?


谢谢这位朋友的指正。
看来大家的分析结果多是指向了C338这个电容的Layout上。
另外之前有HD12的莫友也提到过C338的位置,我调整过后,纹波确实有所改善
准备按照你说的再增大一下容值,毕竟公版电路是按照3S的电压值(约9V多)计算容值的,而实际应用中我是用在7S的LED阵列上的。
还有hugohehuan朋友也提到我的测试方法不科学,我也会从新测一下看看。
多谢大家的意见。

Divingbear 发表于 2018-6-28 14:14:06

本帖最后由 Divingbear 于 2018-6-28 14:18 编辑

hailing 发表于 2018-6-28 09:57
C338不直接加到D5输出的线上,而是加到通过过孔接DCDC的OV脚上中间有2次过孔,C338的效果大打折扣。基本上 ...

感谢大家的指点,问题已经解决了。

此铃振耦合到地主要原因是Laout的问题,C338的摆放位置造成回流路径加大,且设计照搬公版,没有考虑到公版的设计方案为3S而我们实际使用的7S的LED,造成输出电压从9V调高到21V,相应的输出电容的容量下降。

根据20061002838朋友的指点,将C338移到D5的阴极直接到地

同时将LEDP从D5阴极到U20.5(OV引脚)的走线割断,避免其经过电感下面受到干扰)然后飞线连过去。

测量不用接地线了,换成金属接地线圈

根据hailing朋友的建议,在又并了一个2.2uF/50V的电容后,SW的下降沿铃振消失,上升沿铃振幅度也减小到2V左右。

将SW波形放大,可以看到上升沿的铃振目前只有一个Ripple,后续的震荡基本消失。

而测量地线上的纹波,不到20mV

此时换回原来的接地线,再次测量地线纹波,约有70mV,说明hugohehuan朋友说的测量方法不正确是对的。

20061002838 发表于 2018-6-28 15:06:55

祝贺LZ解决问题
这个例子很生动

OV脚飞线应该是没必要的,第二层不是地层吗。
如果没有增加电容的话,能改善多少,用正确的测量方法。还有C338耐压是50V,材质是什么,不同材质,不同封装电压系数也不一样的

https://www.maximintegrated.com/en/app-notes/index.mvp/id/5527

电路板这么空旷,布局的改善空间很大,LS坛友推荐的,输出电容和二极管放芯片上面;输入电容放在 芯片下面,做到输入和输出回路面积最小

Divingbear 发表于 2018-6-28 18:06:49

20061002838 发表于 2018-6-28 15:06
祝贺LZ解决问题
这个例子很生动



谢谢这位朋友。
飞线只是我多想了,测试证明确实没有用处。

之前一直使用普通的接地线,夹在地线上,如果不改动C338的位置的话,单独测量地平面,纹波约有150到200mV之间。
改动C338的位置后,纹波约为100mV到120mV左右
在相同位置并联一个2.2uF/50V的电容后,使用普通接地线测得地平面的纹波约为70mV,
如果换用之前回复中的那种金属线圈接地的话,纹波小于20mV.

使用的电容型号为Yageo的CC0603KRX5R9BB225,规格为 2.2uF,10%,50V,0603,X5R
其直流偏置和容值变化的曲线如下图:可以看到在20V的直流偏置电压下,其容值变化超过原容值的80%。也就是说只有0.44uF的样子了。而MP1488的spec中提到至少要求1uF的输出电容。


yhg-cad 发表于 2018-7-3 15:40:02

本帖最后由 yhg-cad 于 2018-7-3 15:46 编辑

一般是LAYOUT问题,要么就只能加RC。C338是要靠近屏接口那边,而不是靠背光ICMP1488这边。

天堂之泪 发表于 2018-7-11 17:50:21

这个贴子很不错,学习。

cd4000 发表于 2018-7-11 20:26:11

很实用的案例,学习了。

haizheng4 发表于 2018-7-12 15:26:50

好经典
那个环形接地的零件是自制的?示波器的探头包里没有这种东西啊

yhg-cad 发表于 2018-8-4 01:04:03

Divingbear 发表于 2018-6-28 11:50
C338不直接加到D5输出的线上,而是加到通过过孔接DCDC的OV脚上中间有2次过孔,C338的效果大打折扣。基本 ...

说的3S和7S是什么意思。不是很明白。是不是说灯是三串,还是7串啊。

aasf3 发表于 2018-8-4 09:11:33

经典案例,学习了

myxiaonia 发表于 2018-8-4 10:48:27

本帖最后由 myxiaonia 于 2018-8-4 10:51 编辑

出现振铃,表示lcr电路出现欠阻尼现象,按照lcr暂态分析调整参数喽
因为r是等效电阻,所以就是调整l和c的参数

PCBBOY1991 发表于 2018-8-4 10:52:32

好帖子。

Divingbear 发表于 2018-8-7 09:15:02

yhg-cad 发表于 2018-8-4 01:04
说的3S和7S是什么意思。不是很明白。是不是说灯是三串,还是7串啊。

3S和7S是3串和7串的意思。
公版电路中的设计是3S7P的LED阵列,及3串7并的,供电电压约9V,电流输出约150mA。
而我们实际使用的是LED屏幕背光,为7S2P的白光阵列,7串2并,供电电压高达21~22V,而电流约为40mA

Divingbear 发表于 2018-8-7 09:17:19

haizheng4 发表于 2018-7-12 15:26
好经典
那个环形接地的零件是自制的?示波器的探头包里没有这种东西啊

那个接地环不是自制的,我们买的是德(原安捷伦)的示波器,每个探头的配件里面有两个这样的接地环。

wozai2513 发表于 2018-8-7 09:19:19

很好的帖子,学习了。

dianyuan 发表于 2018-8-7 09:44:42

有始有终值的参考,GOOD

zhd1021 发表于 2018-8-7 09:48:55

感觉布线布局不合理,而且测量方法也有很重要

winzi123 发表于 2020-7-15 21:20:50

这个贴子很不错,学习

yhg-cad 发表于 2020-7-25 09:23:27

C338放到DCDC的5脚是错的,5脚只是OVP过压保护脚。C338要放在2极管后面
页: [1]
查看完整版本: DCDC电路中SW信号上的铃振如何消除?