供电电容地虚焊导致处理器无法启动的原因求分析
处理器型号是TMS320F2811,使用3.3V和1.8V供电，1.8VLDO输出端并联一个33uf的电解电容和三个0.1uf的瓷片电容，现在是1.8V端一个33uf电容负极和一个0.1uf电容负极虚焊造成处理器没有启动，这是什么原因。
我分析是这种情况造成1.8V斜率减小，处理器上电时序改变，所以不能启动，但是不能确定。
下面是手册上关于上电时序的解释：
电源排序要求
TMS320F2812/F2811/F2810 芯片要求双电压（1.8V 或 1.9V 和 3.3V） 来为 CPU， 闪存， ROM， ADC， 和
I/O 供电。 为了确保所有模块在加电期间的正常复位状态， 在为器件加电/断电的同时需要满足一些要求。
最新 F2812 芯片参考电路原理图（Spectrum Digital Incorporated eZdsp 板） 针对电源排序电路提出了两个
选项。
C281x 器件无需电源排序。 换句话说， 3.3V 和 1.8V（或者 1.9V） 可以一起斜升。 C281x 还可以在执行了
F281x 电源排序的电路板上使用； 然而， 如果 1.8V（或者 1.9V） 电源轨落后于 3.3V 电源轨， GPIO 引脚在
1.8V 电源轨达到至少 1V 前处于未定义状态。
• 选项 1：
在这个方法中， 一个外部电源排序电路首先启用 VDDIO， 然后是 VDD和 VDD1
（1.8V 或者 1.9V） 。 在 1.8V（或者 1.9V） 斜升后， 用于闪存（VDD3VFL) 和 ADC
(VDDA1/VDDA2/AVDDREFBG) 模块的 3.3V 被斜升。 虽然选项 1 依旧有效， 但是 TI 已经简化了要求。 选
项2 为推荐的方法。
• 选项 2：
启用到所有 3.3V 电源引脚的电源 (VDDIO， VDD3VFL， VDDA1/VDDA2/VDDAIO/AVDDREFBG) ， 然后斜升
1.8V（或者 1.9V) (VDD/VDD1) 电源引脚。
在 VDDIO已经达到 2.5V 之前， 1.8V 或者 1.9V (VDD/VDD1) 不应达到 0.3V 这就确保了来自 I/O 引脚的复
位信号已经通过 I/O 缓冲器传播出去， 为所有器件内的模块提供加电复位。 加电复位时序请见Figure 6-
11。
• 断电排序：
断电期间， 在 VDD电源达到 1.5V 之前， 器件复位应该被置为低电平（8 µs， 最小值） 。 这将有助于在
VDDIO/VDD电源斜降之后， 将片载闪存逻辑保持在复位状态。 建议使用“低压降 (LDO)” 稳压器或者电压监
视器的器件复位控制用于满足这个约束条件。 便利电源排序的 LDO 稳压器（在额外外部组件的帮助
下） 可被用于， 满足电源排序要求。
分析前你不能测测电压吗，靠猜有意义吗 上次波器对比一下，有电容跟电容虚焊的时候1.8伏的波形 为什么不焊接好电容再发帖。 这芯片断电还有时序要求？ 不按时序断电会咋样？
页:
[1]