V7系列fpga对上电时序有严格要求吗？
计划型号采用XC7VX690 本帖最后由 dr2001 于 2018-12-1 21:22 编辑尽量满足手册要求，如果不满足，DataSheet也写了的：
# INT vs AUX不按顺序大体就是启动电流可能超过手册给出的参考值。
# INT/AUX vs VCCO不按顺序大体就是IOB的状态（HiZ/PU）不一定满足。
# AUX vs VCCO，如果VCCO是2.5/3.3V的话，可能引起IOB损坏，这个是必须满足的限制。
# Serdes看DS吧，印象中因为交流耦合，没很硬的要求，就是供电电流问题。
最简单的方案：
# 用少引脚数的MCU进行电源管理，这个还能有ADC监控电压。
# 用带EN/PG的DC/DC满足：上电EN/PG串起来；掉电用电源监控器直接关2.5V/3.3V的DC/DC并且最好带放电功能（DC/DC自带或者电阻+MOSFET）。 dr2001 发表于 2018-12-1 21:20
尽量满足手册要求，如果不满足，DataSheet也写了的：
# INT vs AUX不按顺序大体就是启动电流可能超过手册给 ...
计划用EN/PD去控制上电时序，下电处理以前没考虑过，影响大吗？ liwei_jlu 发表于 2018-12-2 18:47
计划用EN/PD去控制上电时序，下电处理以前没考虑过，影响大吗？
掉电最大的威胁是那个VCCO vs AUX的电压差，高压的VCCO一定要快下，关EN（有的DC/DC带放电功能），MOSFET加电阻，etc。
其次是掉电过程中的引脚状态，有的芯片异常脉冲可能有影响，比如PWM输出，这些可以和VCCO合并处理；多数情形没事儿。
页:
[1]