GD32的SPI1和SPI2同频率下DMA时钟间隔不一样，有人遇到过吗？
本帖最后由 silence_sky 于 2019-3-15 15:54 编辑如上图。上面红色的是SPI1，下面蓝色的是SPI2。原因目前是知道的，就是问下有人遇到过吗？或者谁以后遇到了类似问题，记得这里和STM32不一样。
用的是GD32F103RBT6，同时用SPI1和SPI2收发数据，时钟设置都是8Mhz。
考虑到时钟频率一样，且几乎是同时开始的，所以是等SPI2结束通讯后，两个端口再一起处理。结果发现SPI1启动的早，完成的晚。
16K数据，SPI1大概比SPI2晚了1.7ms（SPI1比SPI2提前7us开始工作）
配置上稍有不同，SPI1是RXolny模式模式，SPI2是单线发模式。也就是SPI1在读数据，SPI2在发数据。都用了DMA。
从图中能看到SPI1是每字节数据会停顿一下，但是，stm32在RXolny模式下是没有这个停顿的。
具体在我以前的帖子里能看到：
https://www.amobbs.com/thread-5702907-1-1.html
另外多说一句，我看网上压根没什么人提。
GD32的SPI的BUSY标志位，只有管脚上发送第一个位后才置1，这个和STM32不一样。
有时用软件管理spi发送时，会写成这样：
CS_LOW();
SPI1->DR = byte;
while((SPI1->SR & SPI_I2S_FLAG_BSY)!= RESET); //再等传输完成
CS_HIGH();
这个在STM32上是可以的，GD32上不行。原因就是上面的理由，while会失效，直接跳过。
写成这样也不行
CS_LOW();
SPI1->DR = byte;
while((SPI1->SR & SPI_I2S_FLAG_TXE) == RESET); //等
CS_HIGH();
因为TXE置位时，只是DR寄存器空了，但发送位寄存器还没发完。这个时候拉高CS，应该只发送了7个位，还差一个。
GD32上，只能写成这样：
CS_LOW();
SPI1->DR = byte;
while((SPI1->SR & SPI_I2S_FLAG_TXE) == RESET); //先等数据移出去
while((SPI1->SR & SPI_I2S_FLAG_BSY)!= RESET); //再等传输完成
CS_HIGH();
当然，用中断、用延时不需要考虑这么多
这问题应该是由于GD的总线效率没有ST高造成的，纯软件比的话，GD由于在SRAM中跑程序，是会比ST效率高，但DMA不需要软件干预，就和总线效率有关了。 感谢楼主分享
页:
[1]