陶新成 发表于 2020-3-22 02:43:23

candence allegro导入器件之前铺铜被删除问题请教

如题,在原来电路板上添加器件原来的铺铜被全部删除如何解决

zouzhichao 发表于 2020-3-22 07:56:28

shape没update?

xxxlzjxxx 发表于 2020-3-22 08:38:11

导入网表的时候取消这个勾选试试。

陶新成 发表于 2020-3-22 09:04:37

zouzhichao 发表于 2020-3-22 07:56
shape没update?

确实没做这个操作,怎么操作

陶新成 发表于 2020-3-22 09:05:05

xxxlzjxxx 发表于 2020-3-22 08:38
导入网表的时候取消这个勾选试试。

增加了这个选项但是铺铜还是被删除了

TANK99 发表于 2020-3-22 09:10:53

那个铺铜的网络不存在,或是被重命名了吗?不行就把这个铺铜的网络先改为dummy再试一下?其他就不知道了

陶新成 发表于 2020-3-22 09:14:43

TANK99 发表于 2020-3-22 09:10
那个铺铜的网络不存在,或是被重命名了吗?不行就把这个铺铜的网络先改为dummy再试一下?其他就不知道了 ...

这是我在原有电路板上增加新器件,我更改过板子形状和边界。

陶新成 发表于 2020-3-22 09:41:20

TANK99 发表于 2020-3-22 09:10
那个铺铜的网络不存在,或是被重命名了吗?不行就把这个铺铜的网络先改为dummy再试一下?其他就不知道了 ...

怎么进行这步操作呢老师

TANK99 发表于 2020-3-22 16:02:13

在铺铜上右击有指定网络的选项,指为dummy就可以了

陶新成 发表于 2020-3-23 11:15:44

TANK99 发表于 2020-3-22 16:02
在铺铜上右击有指定网络的选项,指为dummy就可以了

原理图中如图所示,是一个差分信号,但是在PCB中器件是重叠的是什么原因,一个奇怪的问题是我再次导入就会出现DRC错误,是不是PCB做了什么处理

TANK99 发表于 2020-3-23 13:29:29

陶新成 发表于 2020-3-23 11:15
原理图中如图所示,是一个差分信号,但是在PCB中器件是重叠的是什么原因,一个奇怪的问题是我再次导入就 ...

重叠是否是其中有器件是0高度的,没有设器件封装中的Place_Bound,所以可以重叠。

如果有DRC,可以用Show Element(感叹号图标)查看具体的DRC,排除就好了。

陶新成 发表于 2020-3-23 14:42:34

TANK99 发表于 2020-3-23 13:29
重叠是否是其中有器件是0高度的,没有设器件封装中的Place_Bound,所以可以重叠。

如果有DRC,可以用Sho ...

DRC显示焊盘和焊盘直接连接,从图上看就器件重叠引起的。这个问题原来电路板是没有DRC错误的,是取消封装的Place_Bound还是可以其他操作

陶新成 发表于 2020-3-24 12:05:57

TANK99 发表于 2020-3-23 13:29
重叠是否是其中有器件是0高度的,没有设器件封装中的Place_Bound,所以可以重叠。

如果有DRC,可以用Sho ...

请教个问题,我再导入allegro的时候发现两个焊盘有相同的网络标号却没有飞线连接,你之前遇到过吗

TANK99 发表于 2020-3-24 15:38:23

陶新成 发表于 2020-3-24 12:05
请教个问题,我再导入allegro的时候发现两个焊盘有相同的网络标号却没有飞线连接,你之前遇到过吗 ...

不知道 是不是含有空格的网络标号?{:dizzy:}

陶新成 发表于 2020-4-1 11:56:34

zouzhichao 发表于 2020-3-22 07:56
shape没update?

你好,allegro生产光绘文件时提示
dynamic shapes areout of date; please update them to smooth,in
the status dialog,check for out date shapes by selecting the color
button next to the "out of date shapes"
意思是铺铜没有更新,我是用的是动态铺铜,如何更新铺铜。
我点shape - global dynamic param没有反应
页: [1]
查看完整版本: candence allegro导入器件之前铺铜被删除问题请教