cyclone 4的lvds例化出来怎么不是差分的？
如题，最近准备研究一下cyclone iV的lvds，使用的芯片型号是ep4ce6f17，添加一个lvds_rx的ip后，发现其图示如下：
其中左侧的应该就是lvds的差分输入了把？
但是看其结构，却是单端信号。
在pin planner里面，将一对差分引脚锁定为非差分信号，结果还是能够编译通过。
网上搜了一下，也没发现有相关的例程。
请有经验的大侠指点一下，谢谢！ 下圖，改 I/O Standard 爲 lvds dukelec 发表于 2020-6-17 18:13
下圖，改 I/O Standard 爲 lvds
谢谢，真是一语惊醒。明天试试看。
页:
[1]