lpandadp 发表于 2020-6-23 14:29:03

如何解决多位宽inout端口输出数据不稳定的问题

FPGA写数据给通过FX3 GPIF接口写数据给FX3，也需要从FX3读数据，数据为32bit并口，inout类型，时钟为100MHz，在作为数据输出口时，发现会有数据跳变、不稳定输出的情况：


图中，fx3_wr_data为需要输出的数据，reg类型；io_fx3_dq_IBUF为FPGA inout类型管脚，fx3_dir为input，output选择信号，为0选择输出，为1选择输入，

通过assign将fx3_wr_data连到fx3_dq上，



发现输出到端口的数据有跳变，不稳定，为什么有这种情况，该如何解决呢？

wye11083 发表于 2020-6-23 19:26:13

不要这样用。找一下iob dff，把寄存器打包到iob里面，否则时序是随机的。

lpandadp 发表于 2020-6-23 20:05:43

wye11083 发表于 2020-6-23 19:26
不要这样用。找一下iob dff，把寄存器打包到iob里面，否则时序是随机的。



是这个原语吗？   多位宽不能用 ？：这种选择语句吗

wye11083 发表于 2020-6-23 20:49:49

lpandadp 发表于 2020-6-23 20:05
是这个原语吗？   多位宽不能用 ？：这种选择语句吗

不是。iddr和oddr。
页: [1]
查看完整版本: 如何解决多位宽inout端口输出数据不稳定的问题