请教各位一个FPGA Verilog语法问题，查了很多地方都不清楚
assign A = |{B,C};assign D = &{B,C};
后面花括号我知道是拼接的意思，前面的单独的我也清楚是按位或和按位与但是放到一起 我就不知道什么意思了，请教一下
综合一下 看一下rtl图就不明白了 缩位运算 第一个是括号内的数每个位或运算。
第二个是每个位与运算，也就是B=111...C=111....时，D=1。 第一个，括号里面有一个位为1，则结果是1，第二个，括号里面有一个不为1则结果为0，话说，这俩运算符，能不用还是不用，占用面积很大的。 zxq6 发表于 2020-8-5 23:00
第一个，括号里面有一个位为1，则结果是1，第二个，括号里面有一个不为1则结果为0，话说，这俩运算符，能不 ...
请问如果实现相同的功能，有什么方法能让面积变小么？ 两个向量先拼接成一个长的向量，在做规约运算 diandianer 发表于 2020-10-6 09:57
请问如果实现相同的功能，有什么方法能让面积变小么？
第一个，判断是否大于0即可，第二个，知道位宽后，判断是否等于最大数即可。 在硬件逻辑上，判大于，或者判等于，会比所有位与（或）在一起省资源么？
页:
[1]