atommann 发表于 2020-12-29 14:36:36

以嘉立创目前的工艺 0.65mm 间距 BGA 扇出是可能的

本帖最后由 atommann 于 2020-12-29 14:38 编辑

STM32F407 有 0.65mm 间距的 BGA 封装，我也搜索了几个坛友的贴子(关键词 0.65)，
大家得出的结果是 JLC 做不了 0.65mm BGA 的板子
在 CAD 里试了一下，理论上似乎用两个技巧可以办到：

1. 切 via



如果最小 via 外径是 0.45mm，此时 via 和 BGA 焊盘之间的距离是 3.33 mil.
JLC 的最小要求是 3.5 mil, 相差 0.17 mil = 0.004318，这是一个相当小的数字！

所以，只要 CAM 处理时把焊盘切掉 0.17 mil 就行了，如上图所示，0.0889 mm = 3.5 mil

(或者根本不用处理)。

很多软件不支持自定义形状的 via, 如果支持 8 边形 via, 估计就可以直接满足 3.5 mil 要求。


2. 将焊盘缩小一点点



STM32F407 0.65mm BGA 推荐的焊盘直径是 0.3mm,
如果满足 0.45mm via 直径和 3.5 mil 间距，推算出 BGA 焊盘是 0.2914mm, 这个和 0.3mm 几乎没有差别。

所以，我认为以 JLC 目前的工艺，0.65mm 间距 BGA 是没问题的。


大家有什么看法。

zxq6 发表于 2020-12-29 14:41:14

做过0.65的BGA，只是不是所有的引脚都引出来的。
只使用了有用的引脚，中间的引脚没有打过孔，而是绕焊盘绕出来的。
然后在jlc做的板子，回来后，芯片工作的很好。

atommann 发表于 2020-12-29 14:47:12

zxq6 发表于 2020-12-29 14:41
做过0.65的BGA，只是不是所有的引脚都引出来的。
只使用了有用的引脚，中间的引脚没有打过孔，而是绕焊盘绕 ...

我没有做过 0.65mm 的狗骨扇出。以你的经验和我上面的图，你认为 UFBGA176+25 package 4 层板应该能否把全部信号扇出(满足 JLC 制程能力)？



中间 25 个 ball 全是 VSS.

wye11083 发表于 2020-12-29 14:59:27

atommann 发表于 2020-12-29 14:47
我没有做过 0.65mm 的狗骨扇出。以你的经验和我上面的图，你认为 UFBGA176+25 package 4 层板应该能否把 ...

极限情况下（就是按lz方法再出2圈孔）这个有可能走出来，不过基本上打满孔的话中间的地铜皮就不好过了。。所以最好的就是放弃内圈走线只拉满最外面2圈（对fpga比较友好）。

不得不说，jlc现在的工艺很牛x，选了4线测试之后2/4层板工期都多了几天还不能加急，但是一批次50pcs板子只有1片未知原因不良，待排查，其它一次过。

zxq6 发表于 2020-12-29 15:47:17

我觉得做不到，基本上每2排引脚需要占用一个信号层。如果内圈的2拍全部从中间间隙走过孔出来的话，中间间隙的面积是不够的。

cztian 发表于 2020-12-29 16:56:40

之前看到一个人用嘉立创EDA画Allwinner S3，双面板，削过孔削焊盘之后，做出来的板子是可以进FEL的。

JLC-SMT 发表于 2020-12-29 18:49:31

本帖最后由 JLC-SMT 于 2020-12-29 18:53 编辑

4层板最小可以做0.2mm的孔，0.4mm的焊盘，这样，焊盘到BGA有4mil，PCB可以加工。 多层板最小线宽/线距：4mil/4mil

68336016 发表于 2020-12-29 19:22:12

在jlc做过4层板，海思hi3518，好像间距也是0.65的。

atommann 发表于 2020-12-29 19:37:03

又看了一下JLC 的参数，我对那个 3.5 mil 的理解是错的。

胆管 发表于 2020-12-29 20:18:18

都快2021年了还在死磕 盘中孔 0.45/0.2. 基本所有主流厂家 0.65 BGA 盘中孔都可以用0.35/0.2.   0.4/0.2过孔基本是行业标配了。

胆管 发表于 2020-12-29 20:42:51

0.65 BGA 0.3球 线宽线距4mil就OK了。都标准工艺了。


ANHOME 发表于 2020-12-29 20:52:46

我还期待pitch 0.4mm 的BGA呢！{:lol:}

atommann 发表于 2020-12-30 09:27:25

胆管 发表于 2020-12-29 20:18
都快2021年了还在死磕 盘中孔 0.45/0.2. 基本所有主流厂家 0.65 BGA 盘中孔都可以用0.35/0.2.   0.4/0.2过 ...

嘉立创4，6层板正式开放0.4外径，0.2孔径的工艺
https://www.amobbs.com/thread-5717898-1-1.html

从上面的贴子可以看到 JLC 已经支持 0.4 外径 0.2 孔径的 via，只是中文和英语网页上的制程能力相关部分都没有更新，还是旧的数据 0.45/0.2

atommann 发表于 2020-12-30 11:54:41

看了一下别人的贴子和 PCB，发现我贴在楼主位的图做了一个错误的假设：via 放在 4 个邻近的焊盘中心，这是错的，如果调整 via 的位置，可以为 3.5 mil 的线腾出空间，满足 JLC track 到 via 5 mil 的要求。

hcz213 发表于 2021-5-23 07:17:05

0.65pitch，用0.4/0.2，UFBGA176出不完。两个via距离0.65，减去0.4，via边距0.25mm(10mil不到)，两个via中间是出不了线的。也就是说，对于里面的BGA，一层就只能出一圈bga！

zzsczz 发表于 2023-8-30 15:53:21

hcz213 发表于 2021-5-23 07:17
0.65pitch，用0.4/0.2，UFBGA176出不完。两个via距离0.65，减去0.4，via边距0.25mm(10mil不到)，两个via中 ...
(引用自15楼)

这个问题 现在不是问题了吧

4层 +盲孔 ？

zzsczz 发表于 2023-9-7 15:09:38

hcz213 发表于 2021-5-23 07:17
0.65pitch，用0.4/0.2，UFBGA176出不完。两个via距离0.65，减去0.4，via边距0.25mm(10mil不到)，两个via中 ...
(引用自15楼)

用 盘中孔工艺 ， 内径0.2外径0.3(刚好是PAD尺寸），pad之间 0.35mm 约13.7mil，可以走一根4mil的线
页: [1]
查看完整版本: 以嘉立创目前的工艺 0.65mm 间距 BGA 扇出是可能的