论坛首页 › FPGA › 请教 XILINX HDMI IP核中的125M CLK DRU 是干嘛用的，一定要加上吗？

ackyee 发表于 2021-4-23 15:33:01

请教 XILINX HDMI IP核中的125M CLK DRU 是干嘛用的，一定要加上吗？

本帖最后由 ackyee 于 2021-4-23 17:07 编辑

如题， 板子画错了 ，还没贴片 ，这一路 CLK 没有加

我看了下 XILINX 官方的参考设计里125M 时钟， 还有一个可编程芯片是接进 FPGA的
现在板子上留了一路可编程芯片，但是125M 没有保留，尴尬了




我已经在XILINX 官网找到了相关的提问 和回复， 确实只有在低速或特殊分辨率下才用得到DRU

swdebug 发表于 2021-4-23 16:14:36

用于低分辨率的支持， QPLL或CPLL有输入频率范围， <80M左右（记不清楚了）需要用辅助时钟。

ackyee 发表于 2021-4-23 16:49:28

swdebug 发表于 2021-4-23 16:14
用于低分辨率的支持， QPLL或CPLL有输入频率范围，

也就是我正常高分辨率的话 就不需要 这个了对吗，还有我看到这个 DRU 似乎只是接收端用到   HDMI 发送不需要用吧

swdebug 发表于 2021-4-26 15:29:07

ackyee 发表于 2021-4-23 16:49
也就是我正常高分辨率的话 就不需要 这个了对吗，还有我看到这个 DRU 似乎只是接收端用到   HDMI 发送不 ...

QPLL支持部分分辨率， CPLL支持全部。

查看完整版本: 请教 XILINX HDMI IP核中的125M CLK DRU 是干嘛用的，一定要加上吗？