[讨论]如何利用数字电路生成同步但是不完全反向的电路？
如图所示，输入信号是确定的，如何获得输出信号？最好是数字电路，因为单片机的会有延迟。谢谢！ 输出信号的下降沿如果没有延迟的要求，那么单片机加门电路就可以了 另外你说输入信号是确定的，那么输出信号是不是也是确定的？那岂不是自己重建出入和输出信号就行了。 既然输入信号是确定的，那直接单片机就搞定了，用输入信号的下降沿做触发就行了
kitten 发表于 2022-9-13 15:56
另外你说输入信号是确定的，那么输出信号是不是也是确定的？那岂不是自己重建出入和输出信号就行了。 ...
(引用自3楼)
输入信号是确定的，现在就是需要用数字电路实现输出信号。谢谢！ kitten 发表于 2022-9-13 15:55
输出信号的下降沿如果没有延迟的要求，那么单片机加门电路就可以了
(引用自2楼)
能否单纯用门电路实现？不依靠单片机可以么？ 本帖最后由 kitten 于 2022-9-13 17:05 编辑
sgzzour 发表于 2022-9-13 16:08
能否单纯用门电路实现？不依靠单片机可以么？
(引用自6楼)
门电路是为了解决两个上升沿信号延迟的问题，门电路延迟很低，理想状况下可以做到纳秒级别。单片机是为了生成中间的那个下降沿，用单片机很容易实现，因为是单片机参与，下降沿肯定是有延迟的，如果不用单片机应该很难，你要加延迟电路 。
ne555就可以嘛，只是延时需要好好调整RC 你就是个单稳态电路嘛，或者直接点你这里是脉宽展宽，仔细看的话是加了反向的，这种数字电路很多， yerrmin 发表于 2022-9-13 17:24
(引用自8楼)
非常感谢！！！ 感觉需求还是没说清楚。
如果是频率、占空比均固定不变的信号，直接生成一个就好了啊。
如果频率和占空比固定，但输出跟输入有一定的延迟或相位差要求，那8楼的电路可以满足要求，只是要注意电容的温度系数对占空比的影响，可能需要用CBB电容。
如果频率、占空比会变化，那就更复杂了，要求高的话可能需要锁相环倍频再生，估计得用CPLD/FPGA来搞了。 555下降沿触发的单稳态电路，或者与非门两个输入一个接信号，一个接信号+rc：相当于把信号延迟10ms。 频率、占空比变化范围是多少?
关注。。。。 gzhuli 发表于 2022-9-13 18:16
感觉需求还是没说清楚。
如果是频率、占空比均固定不变的信号，直接生成一个就好了啊。
(引用自12楼)
均不变，但是要求输出的信号要与输入信号同步。 gzhuli 发表于 2022-9-13 18:16
感觉需求还是没说清楚。
如果是频率、占空比均固定不变的信号，直接生成一个就好了啊。
(引用自12楼)
请教一下，电容温飘好的是CBB，还是C0G材质更好？ bad_fpga 发表于 2022-9-15 22:50
请教一下，电容温飘好的是CBB，还是C0G材质更好？
(引用自17楼)
差不多，但是C0G没有1uF这么大容量的，有也很贵。
页:
[1]