Jlink-OB自制时,TDI/TDO/TNRST等不用引脚可不可以不处理
Jlink-OB原理图上,是完整的JTAG引脚,每个JTAG 输入输出 都串了100R的电阻 到 STM32另一个IO口,猜测应该是做电平反馈检测,来检测对外引脚有没有短路,或者是否正确执行。
由于这些IO口的分配过于随意,导致PCB的线路显得非常凌乱。
那么问题来了,我只需要用到
SWDIO/TMS,
SWCLK/TCK,
这两个引脚,
那多余的TDO、TDI、TNRST的feedback引线和电阻能否去掉,来获得一个干净整洁的PCB线路。
找一个现成的试试看啊{:biggrin:} zchong 发表于 2023-3-22 21:01
找一个现成的试试看啊
(引用自2楼)
偷个懒{:biggrin:} 已经拆掉,完全没问题{:biggrin:}
下载程序的log唯一的区别:
State of Pins:
TCK: 0, TDI: 0, TDO: 1, TMS: 0, TRES: 1, TRST: 1
State of Pins:
TCK: 0, TDI: 1, TDO: 1, TMS: 0, TRES: 1, TRST: 1
发现了一个神奇的事情,
去掉那些多余电阻之后,
jlink 6.64b 居然不弹窗了,另一个板没有去掉电阻,依旧弹窗
页:
[1]