styggenlol 发表于 2023-8-22 20:15:50

485通信异常:两终端加了120欧匹配电阻后波形正常

芯片是MAX3485E,电路是主机从机 AB线各3.3K上下拉,两端均没加终端电阻;
接线:电脑USB->转485->10米双绞线->从机485;
从机AB线处波形如图: 可以看到波形前半段主机给从机发波形明显过冲;但是波形后半段从机给主机发的时候A线上升沿缓慢;B线下降沿缓慢;不知道为什么,求大佬解惑;
补充:两终端加了120欧匹配电阻后波形正常;

1a2b3c 发表于 2023-8-22 20:19:42

回来的明显应该是速度太快了,接口驱动芯片不合适,
降低速度看看是不是还一样,否则就是线上电容太大

amigenius 发表于 2023-8-22 21:19:09

从机是您自己做的? 从机一看就知道是靠控制DE来发送的,这样逻辑0只靠总线上的上下拉电阻来提供驱动,驱动能力太弱,波特率上不去。

akey3000 发表于 2023-8-22 21:46:36

3楼大神专业

lb0857 发表于 2023-8-22 22:08:27

接线:电脑USB->转485(哪家公司的,这个某宝难用多)->10米双绞线(距离短不用考虑)->从机485(多少个从机?).手拉手模式?

Elex 发表于 2023-8-23 08:09:39

貌似是主机使用了方向控制而从机没有使用方向控制。没有方向控制的话需要靠上下拉电阻驱动高低电平,可以试下把上拉电阻改小看看。

albert_w 发表于 2023-8-23 08:36:36

感觉2楼3楼说的问题都有
从机咋回这么快, 遇到带系统的主机也许都没来得及释放总线
从机采用DE控制发送, 把总线上下拉搞小点.

gsq19920418 发表于 2023-8-23 09:28:05

速度快,驱动力(上下拉太大)不足

jaywen 发表于 2023-8-23 09:31:59

albert_w 发表于 2023-8-23 08:36
感觉2楼3楼说的问题都有
从机咋回这么快, 遇到带系统的主机也许都没来得及释放总线
从机采用DE控制发送, 把 ...
(引用自7楼)

不用de控制用什么控制??我一般都直接用IO耶?求指点

asj1989 发表于 2023-8-23 09:41:48

jaywen 发表于 2023-8-23 09:31
不用de控制用什么控制??我一般都直接用IO耶?求指点
(引用自9楼)

他的意思是 de 和 tx 接到一块了吧,没有使用一个单独的io控制

jaywen 发表于 2023-8-23 09:50:45

asj1989 发表于 2023-8-23 09:41
他的意思是 de 和 tx 接到一块了吧,没有使用一个单独的io控制
(引用自10楼)

usb转485主机应该是这样弄得 驱动能力有限

styggenlol 发表于 2023-8-23 10:56:15

amigenius 发表于 2023-8-22 21:19
从机是您自己做的? 从机一看就知道是靠控制DE来发送的,这样逻辑0只靠总线上的上下拉电阻来提供驱动,驱动 ...
(引用自3楼)

感谢大佬,我悟了
那加了120欧匹配电阻之后恢复正常是因为电平切换的时候B通过120欧电阻正好给A充电所以间接提高了驱动能力么?

pcs3 发表于 2023-8-23 11:12:01

线缆电容太大,减小电阻加快线缆放电速度

amigenius 发表于 2023-8-23 11:28:11

styggenlol 发表于 2023-8-23 10:56
感谢大佬,我悟了
那加了120欧匹配电阻之后恢复正常是因为电平切换的时候B通过120欧电阻正好给A充电所以 ...
(引用自12楼)

加了终端电阻后,AB刚好互补,加快了线电容放电速度,但是这也不是稳妥的,这样逻辑0的线电平还是比较低(2个3K和120Ω分压),按照485的规范,理论上大于200mV的阈值就是有效电平,但显然通讯不是处于最好的工况。所以建议:能改线路的,就不要用TXD来控制DE,不能改线路的,就把两端的上下拉改为1K或更小。

styggenlol 发表于 2023-8-23 11:36:22

pcs3 发表于 2023-8-23 11:12
线缆电容太大,减小电阻加快线缆放电速度
(引用自13楼)

电容大的话,主机发送时候波形应该也是有问题的;
确实是3楼大神说的,我用的一键收发电路 ,串口TX和485的DE/RE是接一起的,TX把DE拉低之后AB是高阻态没有对外驱动能力,只能靠上下拉电阻有限的驱动能力,导致波形迟缓。
两终端加了120匹配电阻之后,这种情况大大改善,我分析应该是电平切换B通过120匹配电阻给A放电,变相提高了驱动能力;

styggenlol 发表于 2023-8-23 11:38:13

amigenius 发表于 2023-8-23 11:28
加了终端电阻后,AB刚好互补,加快了线电容放电速度,但是这也不是稳妥的,这样逻辑0的线电平还是比较低 ...
(引用自14楼)

是的大佬,上下拉3.3K太大了,120欧分压不够200mV,我这边准备把阻值改小先用着,感谢感谢;

styggenlol 发表于 2023-8-23 17:02:54

感谢各位大哥

bigharpoon 发表于 2023-9-7 10:27:34

485芯片的接收端输入阻抗通常几十K或者上百K,线缆上又有等效电容,相当于RC电路。发送端的AB在高阻态下,加入中间分压电阻,可以更快的到达稳态电平。

tomzbj 发表于 2023-9-7 10:38:26

最简单的方案, 还是换max13487这种自动方向控制的485收发ic, 不用考虑太多了
页: [1]
查看完整版本: 485通信异常:两终端加了120欧匹配电阻后波形正常