请教光耦输入端并联电阻作用
本帖最后由 TestProject 于 2023-11-3 18:45 编辑输入是24V，光耦是双向的，除了限流电阻，在光耦输入端还并联了一个电阻。这个电阻什么作用。
下图电阻是实测
确定并电阻的是3.3V供电？ 输出端，电阻3.3K，感觉不合理。 一般是不需要这个电阻的，唯一的作用就是防止芯片的漏电流把光耦导通了，或者提高抗干扰能力。
一般光耦需要3~5mA才能输出，一般很少加那个电阻。。芯片漏电流不可能那么大。当然，加了也没什么问题，只要电阻电流和光耦电流没有超过IO电流就行！ 上电期间，会有个确定状态 以前说法是加快关闭速度啊啥的，看你后面的是啥动作了普通慢速io我觉得是没啥关系
输出端那个灯泡串个3.3K电阻确实太不合适了，24-2）/3.3K这都小10mA了，现在哪个灯泡电流还需要5mA以上哦，好多1mA都亮的可以当手电筒了， Xujuango 发表于 2023-11-3 09:56
确定并电阻的是3.3V供电？ 输出端，电阻3.3K，感觉不合理。
(引用自2楼)
3.3应该是对的，IN脚看上去是接的单片机引脚
3.3K应该也是合理的，24V的时候LED 7mA电流（偏大一点）。 Xujuango 发表于 2023-11-3 09:56
确定并电阻的是3.3V供电？ 输出端，电阻3.3K，感觉不合理。
(引用自2楼)
图片是随手找的，示意一下R1原理，请忽略电阻电压。
实际电路是24V输入信号 lyping1987 发表于 2023-11-3 10:04
3.3应该是对的，IN脚看上去是接的单片机引脚
(引用自6楼)
图片是随手找的，示意一下R1原理，请忽略电阻电压。
实际电路是24V输入信号。 TestProject 发表于 2023-11-3 10:09
图片是随手找的，示意一下R1原理，请忽略电阻电压。
实际电路是24V输入信号 ...
(引用自7楼)
实际电路上，不可能永远0或24V。受到干扰，来了个9V的尖峰，怎么办？并的电阻，就是对付这个的。而且，还缺一个并的电容 这个电阻作用是限定光耦开启电压，也就是说IN端通过一定大小的电流在RI上产生的电压要大于光耦开启电压才能导通。防止小的泄露电流造成光耦误动作。 利用电阻串联分压，防止光耦电压过高烧毁。 本帖最后由 TestProject 于 2023-11-3 10:45 编辑
trave_yang 发表于 2023-11-3 10:38
这个电阻作用是限定光耦开启电压，也就是说IN端通过一定大小的电流在RI上产生的电压要大于光耦开启电压才能 ...
(引用自10楼)
比如光耦的导通压降是1.2V，那到R1分压必须达到1.2V才能导通，比如R1=1K，左边R?=5k,那么输入电压最低得1.2*6=7.2V才能导通，达到抗干扰的目的。
这样理解吗 抗干扰用的 哎。。。楼主给了一堆不准确的信息，然后做推测。。。
这个“进口采集卡”是什么品牌，什么型号。把电路说清楚嘛。。
客观的说，适当的电阻可以提高抗干扰能力，可以参照著名的西门子S7的电路图。
24V输入时，串联5.6K，并联1K。
我刚抄松plc的输入，也有并电阻，还有一个电容。请教各位大佬，电容用大多容量的？ 确实, 工控的都这么干.
我看人家资料会写 ,数字输入最大0输入电压, 最小1输入电压.我发现, 我要是没这个电阻, 考虑到光耦的CTR离散型, 这个电压就很不好写. 抗干扰的，输入端没有电阻是有微电流经过光耦的，特别是接了线之后，参考悬空时的示波器波形
我测过，接几十米的线，经过光耦后的输出能测到工频信号 楼主，你这边是单片机低电压这测，不需要花里胡哨的，你看的都是plc测输入光耦，那个相对高压而且有外部干扰才这么接 作用就是4楼所说的，防止误动作，上电一瞬间单片机IO输出可能不确定 lw32 发表于 2023-11-3 12:07
抗干扰的，输入端没有电阻是有微电流经过光耦的，特别是接了线之后，参考悬空时的示波器波形
我测过，接几 ...
(引用自17楼)
是滴
工控产品许多看似无用
其实是对现场干扰的一种措施 抗干扰用的 lyping1987 发表于 2023-11-3 11:04
哎。。。楼主给了一堆不准确的信息，然后做推测。。。
这个“进口采集卡”是什么品牌，什么型号。把电路说 ...
(引用自14楼)
已经更新了实测图。但是这个电路输入频率不高，2kHz光耦输出端的波形就变了，而且输入电压越低变形越严重。
自己搭了个电路，R1换成2K，R2换成1K，测试光耦输出波形如下：
TestProject 发表于 2023-11-3 18:49
已经更新了实测图。但是这个电路输入频率不高，2kHz光耦输出端的波形就变了，而且输入电压越低变形越严重 ...
(引用自22楼)
如果是PLC类型，工业过程信号，其实不需要多快速度，主打可靠。IO是分类型，高速输入的会特别说明。。就和RC滤波一样，动态能力和稳定性需要做取舍。 lyping1987 发表于 2023-11-3 11:04
哎。。。楼主给了一堆不准确的信息，然后做推测。。。
这个“进口采集卡”是什么品牌，什么型号。把电路说 ...
(引用自14楼)
围观群众不懂插嘴问一下。
根据PLC电路抄下来是这样：
以下分析理解对吗？
已知信号电压24V串5.6k，并1k，以PC817为例光耦压降1.2V，则
（1）当输入信号为24V时，5.6k电阻的电流为(24-1.2)/5.6=4.1mA，流过1k的电流为1.2/1=1.2mA，流过光耦的为4.1-1.2=2.9mA（略偏小？）
（2）当输入信号电压低于1.2*(5.6+1)/1=7.9V时，光耦不会导通（如12楼@TestProject所理解），等同于可以扛7.9V以下的干扰信号。
但是在1k上再并联电容也是可取的？因为光耦一般都是10M以下的低频信号，并联电容后对边沿斜率的影响还不至于到影响通信速度的地步？ Rabbitoose 发表于 2023-11-4 09:04
围观群众不懂插嘴问一下。
根据PLC电路抄下来是这样：
(引用自24楼)
2）当输入信号电压低于1.2*(5.6+1)/1=7.9V时，光耦不会导通（如12楼@TestProject所理解），等同于可以扛7.9V以下的干扰信号。
——————————————————————————————————————————————————————————————
这算错了。如果是PNP输出，大于7.9v，算有信号。如果是NPN输出，小于 24-7.9=16.1v，算有信号。
不管那种，我个人都认为不合适，门槛电压太低了。1K电阻阻值太大，应当减小
但是在1k上再并联电容也是可取的？因为光耦一般都是10M以下的低频信号，并联电容后对边沿斜率的影响还不至于到影响通信速度的地步？
————————————————————————————————————————————————————————————
可取。普通输入点，电容大点，高速输入，电容小点，即可。 抗干扰用的，初始状态有一个固定电平，防止悬空状态电平不稳，光耦也有一定的漏电流，所以一般都是并联一个电阻和电容，这个在工控已经验证过的，几年前因为这事出过好几趟差 PLC的话应该是考虑也可以用二线制传感器吧 Xujuango 发表于 2023-11-4 10:59
2）当输入信号电压低于1.2*(5.6+1)/1=7.9V时，光耦不会导通（如12楼@TestProject所理解），等同于可以扛7 ...
(引用自25楼)
受教了，谢谢！ 了无 发表于 2023-11-3 14:56
作用就是4楼所说的，防止误动作，上电一瞬间单片机IO输出可能不确定
(引用自19楼)
用过一家的伺服，输入光耦没这个电阻，上电会产生一次信号触发 TestProject 发表于 2023-11-3 10:43
比如光耦的导通压降是1.2V，那到R1分压必须达到1.2V才能导通，比如R1=1K，左边R?=5k,那么输入电压最低得1 ...
(引用自12楼)
是不是也有防反接的作用。光耦输入反向耐压比较低，一般只有5、6V。并了个1K电阻后，反向接24V电压，分到1K电阻两端只有3V多，可以保护光耦。
页:
[1]