开关电源后增加一级LDO,能够降低纹波吗?
如题,一认为开关电源的输出纹波是比较大的,而系统要求纹波小,所以是不是通过这种方式能够降低纹波?PS:
1.输入需要隔离,所以选择了隔离DC-DC
2.隔离DCDC输出后,看很多模块的规格书都说纹波在50-100mV
3.后面增加一级LDO,比如ADP7118,标称噪声11uV
结果能得到噪声低于1mV的电源鬼吗? 只能说稍好一点吧 我一般都是DCDC+LDO的应用。 看LDO的PSSR参数呀,普通的LDO意义不大,有高PSSR的LDO上去还是有效的,另外还要看DC/DC的噪声范围。 可以,特别是一些时钟锁相环的应用,效果明显 简单结论,就是能。 用示波器看过几款设计,LDO后的电源纹波好了很多很多。 这个要看DCDC的开关频率,以及后级LDO的PSRR曲线的,好一点的LDO,PSRR有50多db,DCDC的开关频率最好落在LDO PSRR最高的频点附近! 单独LDO不行, 得加上LC 理论来说可以降低些。但对于一些共模的干扰引起的纹波没啥办法。输出直接加一级共模电感,效果往往比加LDO更大。 本帖最后由 myiccdream 于 2024-3-6 14:24 编辑
仔细观测的话LDO的PSRR 是针对K级别的噪声。
根据我的试验.DCDC+LC滤波+LDO 才是最好的。中间的LC滤波不能省
而且最好是DCDC的地+与LC滤波的地要与其他的地隔离 myiccdream 发表于 2024-3-6 14:13
仔细观测的话LDO的PSRR 是针对K级别的噪声。
根据我的试验.DCDC+LC滤波+LDO 才是最好的。中间的LC滤波不能 ...
(引用自11楼)
请问怎么隔离呢?也是用0欧电阻单点相连这样? DCDC输出通常都需要LC滤波,这个时候加一级LDO,效果显著。如果想省却LC滤波,那还是别这么干了。 现学了一下,发上来供有需要的人参考。
《Using the Filters with the DC/DC Step-Down Converter》
https://www.ti.com/lit/an/slvafe0/slvafe0.pdf
在DC/DC输出后面增加LC滤波电路的计算,需要依据以下3个参数:
(1)输出电压波幅要求。这里假定输出3.3V,限定波动在5%以内。
(2)负载电流变化大小。这里假定为1A。
(3)LC低通滤波电路的截至频率。这里我们人为设定为79KHz。
首先计算此时的输出阻抗要求:
Z=ΔVout/ΔI=3.3*0.05/1=0.165Ω
然后,我们根据电感和电容的阻抗计算公式(电感Z=2πfL,电容Z=1/(2πfC))分别计算合适的电感量和电容量:
L=Z/(2πf)=0.165/2/3.14/79000*1000000000=333nH
C=1/(2πfZ)=1/(2*3.14*79000*0.165)*1000000=12uF
故该LC滤波电路可以用330nH的电感和12uF的电容组成。
拓扑如下(来自上面的appnote):
低于1mV的噪声,这很低了吧 Rabbitoose 发表于 2024-3-6 15:16
现学了一下,发上来供有需要的人参考。
《Using the Filters with the DC/DC Step-Down Converter》
(引用自14楼)
它那个是理论,就是你空间有限的情况下最小应该加多少。
我们一般是作死的加,而且是加几级,最后根据调试看怎么砍 以前我也是这样搞的,LDO前面加LC 后面也加,如果要求高 每个不同器件的供电都加LC,避免串扰。 lixin91985 发表于 2024-3-6 17:23
以前我也是这样搞的,LDO前面加LC 后面也加,如果要求高 每个不同器件的供电都加LC,避免串扰。 ...
(引用自17楼)
一般做法 。ic 顶多 加一个10 欧姆的0603 电阻 就算不错了 4l答案认同 线性稳压器有个PSRR参数,一般对高频纹波抑制能力不强 boyiee 发表于 2024-3-6 13:06
单独LDO不行, 得加上LC
(引用自9楼)
直接LC行吗,就是dcdc然后LC低通行不行 应该跟你的LDO有关,不一定能降 Rabbitoose 发表于 2024-3-6 14:29
请问怎么隔离呢?也是用0欧电阻单点相连这样?
(引用自12楼)
0R隔离地,做静电测试,很容易死掉啊。。。
页:
[1]