【经验分享】ADC输入时钟源选择与寄存器设置存在矛盾，...

FSL_TICS_ZP

    【经验分享】ADC输入时钟源选择与寄存器设置存在矛盾，咋办？   
     参考Kinetis KL26的参考手册，ADC模块输入时钟源可以为：Bus clock、Bus clock/2、ADACK、ALTCLK中的任意一个（图1所示），但有客户反映ADCx_CFG1[ADICLK]并未给出Bus clock/2作为输入时钟源的配置（图2所示），其他三个输入时钟源都有对应配置，唯独缺了Bus clock/2而变成了ALTCK2，但参考手册里并没有对ALTCK2的详细解释，甚至根本就没有在别处找到ALTCKL2这个词。所以开始看到这个问题时，我也很困惑，本能的猜测可能是文档问题，在查找了KL25、KL46、K60的参考手册后，可以确定这是一个文档问题（图3所示），鉴于KL26上市没多久，还望大家谅解。

图 1

图2

图3

PS:本帖可从飞思卡尔版块置顶帖:飞思卡尔Kinetis资料大本营的飞思卡尔论坛支持小组【经验分享】帖汇总链接进入。

FSL_TICS_Robin

谢谢ZP的分享
以后大家遇到这点，就能解答相关疑问了。