|
|
楼主 |
发表于 2014-5-7 21:43:31
|
显示全部楼层
1. FEI转换到FBE
FEI模式下，时钟的产生如图1.11所示。FEI是系统复位后MCG默认的工作模式，输出的时钟MCGOUTCLK来自FLL。FLL的参考时钟来自内部32K慢速时钟，FLL倍频后大约20MHz。
FBE模式下，时钟的产生如图1.12所示。在FBE模式下，MCGOUTCLK来自外部参考时钟，此时，FLL仍正常工作，但是FLL的参考时钟输入从内部慢速时钟切换到外部时钟。此时FLL产生的时钟并不输出。
从FEI到FBE的转换，主要改变的是MCGOUTCLK的来源从FLL切换到外部晶振，即MCG_C1寄存器的CLKS从00切换到10。同时FLL的参考时钟也从内部32K慢速时钟切换到晶振分频后的时钟，即MCG_C2寄存器中RANGE、HGO和EREFS都需要设置，而且MCG_C1寄存器中的FRDIV也需要合理设置以保证外部晶振分频后得到不大于32KHz的参考时钟提供给FLL。
以4MHz外部晶振为例，首先设置MCG_C2寄存器，代码如下：
[plain] view plaincopy
MCG_C2 = MCG_C2_RANGE(1) | MCG_C2_HGO_MASK | MCG_C2_EREFS_MASK;
使用4MHz晶振，RANGE设置为1；HGO置1，选择高增益；EREFS置1，选择外部晶振。在这段代码中，大量采用系统自带的宏定义，具体和查询头文件MK10X256VMD100.h。使用系统自带的宏定义可防止自己计算二进制出错，当然，也可以不使用，宏定义，而直接定义：
[plain] view plaincopy
MCG_C2=0X1C;
接下来设置，MCG_C1寄存器，代码如下：
[plain] view plaincopy
MCG_C1 = MCG_C1_CLKS(2) | MCG_C1_FRDIV(3);
CLKS设为10，选择外部参考时钟输出到MCGOUTCLK；FRDIV置为3，对4MHz晶振256分频。注意分频后的时钟只需要小于32KHz即可，由于FBE只是过渡状态，所以不必详细计算。同样，上面的代码我们也使用了系统自带的宏定义。
当设置完毕后，需查询MCG_S中的几个状态位以确保状态切换完成，才能进行后面的操作，查询状态位的代码如下：
[plain] view plaincopy
while (!(MCG_S & MCG_S_OSCINIT_MASK)){} //等待锁相环初始化结束
while (MCG_S & MCG_S_IREFST_MASK){} //等待时钟切换到外部参考时钟
while (((MCG_S & MCG_S_CLKST_MASK) >> MCG_S_CLKST_SHIFT)!= 0x2){} //等待MCGOUTCLK切换到外部时钟输出
2. FBE切换到PBE
PBE模式下，MCGOUTCLK输出时钟不变，仍然是外部晶振直接输出，所以MCG_C1中的CLKS不必改变。也就是PBE下的时钟产生和图1.2是一样的。但是，在这一步，我们开始启用PLL工作，并计算好我们需要超频的倍率。在PBE模式下，PLL虽然已正常工作，PLL的时钟并不输出。在这一步，我们只要设置MCG_C5和MCG_C6两个寄存器。
[plain] view plaincopy
MCG_C5 = MCG_C5_PRDIV(1);//分频在2~4MHz之间，分频后频率2MHz
MCG_C6 = MCG_C6_PLLS_MASK |MCG_C6_VDIV(26); //选择PLL，倍频50倍
这里我们需要设置好MCGOUTCLK提供给系统核心、总线和FLASH的时钟分频，通过SIM模块的SIM_CLKDIV1来设置，由MCGOUTCLK提供给几个主要模块的时钟分频比，分别是CORE、BUS、FLEXBUS、FLASH。注意FLASH模块不可超过25MHz，否则出错。
[plain] view plaincopy
SIM_CLKDIV1 = SIM_CLKDIV1_OUTDIV1(0)| SIM_CLKDIV1_OUTDIV2(1)
| SIM_CLKDIV1_OUTDIV3(1) |SIM_CLKDIV1_OUTDIV4(3);
//MCG=PLL, core = MCG, bus = MCG/3,FlexBus = MCG/3, Flash clock= MCG/8
如按以上分频设置，当最终转换到FEE模式后，则系统核心频率为100MHz，BUS和FLEXBUS都为50MHz，FLASH为25MHz。
设置完毕后，需查询标志位以确保转换完成。代码如下：
[plain] view plaincopy
while (!(MCG_S &MCG_S_PLLST_MASK)){}; // 等待切换到PLL
while (!(MCG_S &MCG_S_LOCK_MASK)){}; //等待PLL锁定频率
3. PBE切换到PEE
在上面完成后，PLL输出的时钟已经准备完毕，只需要最后通过设置MCG_C1中的CLKS，把MCGOUTCLK的来源从外部晶振切换到PLL时钟即可。代码如下：
[plain] view plaincopy
MCG_C1 &= ~MCG_C1_CLKS_MASK;//CLKS=00，PLL输出
while (((MCG_S & MCG_S_CLKST_MASK)>> MCG_S_CLKST_SHIFT) != 0x3){};//等待切换完毕。 |
本帖子中包含更多资源
您需要 登录 才可以下载或查看，没有帐号？注册
x
|
发表于 2014-5-7 21:23:25
多谢楼主、
