搜索
bottom↓
回复: 6

KEA128引脚GPIO功能问题

[复制链接]

出0入0汤圆

发表于 2015-7-10 15:17:33 | 显示全部楼层 |阅读模式
最近在使用KEA128进行开发,但是在使用PTB1和PTG0的GPIO功能时无法正常使用。不知道为何?请问一下是为什么。

阿莫论坛20周年了!感谢大家的支持与爱护!!

一只鸟敢站在脆弱的枝条上歇脚,它依仗的不是枝条不会断,而是自己有翅膀,会飞。

出0入0汤圆

 楼主| 发表于 2015-7-10 15:23:58 | 显示全部楼层
问题很奇怪,有些引脚初始化可以使用,我查了手册PTB1默认功能是ADC但是 我使能高级别的GPIO功能,ADC功能应该就无效了吧?为什么我让PTB1输出1没有任何反应。

出0入0汤圆

发表于 2015-7-13 15:59:42 | 显示全部楼层
你打开adc的功能了吗?ADC的功能比GPIO高,你看ALT4也是ADC功能,所以你把ADC模块关闭。

出0入0汤圆

 楼主| 发表于 2015-7-13 21:02:56 | 显示全部楼层
FSL_TICS_ZJJ 发表于 2015-7-13 15:59
你打开adc的功能了吗?ADC的功能比GPIO高,你看ALT4也是ADC功能,所以你把ADC模块关闭。 ...

还想问一下 像PTA2,PTA3这种引脚  内部上拉可以实现正常输出的吧?

出0入0汤圆

发表于 2015-7-17 14:23:59 | 显示全部楼层
不影响

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?注册

x

出0入0汤圆

发表于 2015-7-20 16:22:01 | 显示全部楼层
liukai19911123 发表于 2015-7-13 21:02
还想问一下 像PTA2,PTA3这种引脚  内部上拉可以实现正常输出的吧?

这两个引脚比较特殊,FSL_TICS_ZP贴出了寄存器的说明,其实也是比较清楚了。
PTA2,PTA3引脚配置为输出或者高阻的时候,PORT_PUEL,H是无效的,也就是上拉不会使能。
PTA2,PTA3是真开漏引脚,如果是I2C,则使能内部上拉,上拉可用。但是如果是其他的功能呢,比如UART,这个时候引脚是需要加外部上拉的,否则不能输出高电平,切记。

出0入0汤圆

发表于 2015-8-5 18:37:18 | 显示全部楼层
哈哈,好多人遇到这个问题,建议芯片改版
回帖提示: 反政府言论将被立即封锁ID 在按“提交”前,请自问一下:我这样表达会给举报吗,会给自己惹麻烦吗? 另外:尽量不要使用Mark、顶等没有意义的回复。不得大量使用大字体和彩色字。【本论坛不允许直接上传手机拍摄图片,浪费大家下载带宽和论坛服务器空间,请压缩后(图片小于1兆)才上传。压缩方法可以在微信里面发给自己(不要勾选“原图),然后下载,就能得到压缩后的图片】。另外,手机版只能上传图片,要上传附件需要切换到电脑版(不需要使用电脑,手机上切换到电脑版就行,页面底部)。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版|Archiver|amobbs.com 阿莫电子技术论坛 ( 粤ICP备2022115958号, 版权所有:东莞阿莫电子贸易商行 创办于2004年 (公安交互式论坛备案:44190002001997 ) )

GMT+8, 2024-3-29 21:08

© Since 2004 www.amobbs.com, 原www.ourdev.cn, 原www.ouravr.com

快速回复 返回顶部 返回列表