DAC输出波形不够光滑

尹帅华 · 发表于 2017-1-4 11:53:53

用DAC输出的波形因为每35us调整一次而产生锯齿，怎么才能消除锯齿呢，第一时间想到的是用积分电路，如果按35us去设计的话是不是R*C>=350us就行？我用了600欧和1uf 的组合没有效果，求高手指点一下。备注：这个波包含一个1s的上升过程0.2s的保持过程0.3s的下降过程，在上升和下降的时候都是以35us左右的时间进行阶段式的变化。

20061002838 · 发表于 2017-1-4 12:04:20

从5V降低到0V，居然只调整了8次，三位还是4位的DAC？

lcw_swust · 发表于 2017-1-4 12:11:24

看你那阶梯，不像是35us，而是35ms，这也太长了吧。

cocom · 发表于 2017-1-4 12:29:02

DA输出每次变化+1或-1，输出更新时间变小，可以使台阶变小变细。
DA一般应该有8位或以上吧，应该是可以更平滑的。你要弄成这样，那只能这样。

hyghyg1234 · 发表于 2017-1-4 12:57:05

DAC变化时间太慢了，最好用DMA方式给DA值。

尹帅华 · 发表于 2017-1-4 14:51:36

已经调好了，“35us”是写错了不好意思，应该是35ms。为什么是35ms呢，是因为程序中有个35ms的延时（别人写的），又没用定时器，所以输出的波形为锯齿状。解决方案是添加积分电路，串联一个RC积分电路，R=30K，C=4.7uf，电容并联SS34来加速泄放。

hswkcg · 发表于 2017-1-4 15:02:46

lcw_swust 发表于 2017-1-4 12:11
看你那阶梯，不像是35us，而是35ms，这也太长了吧。

应该是35ms，每格的时间是200ms，不到每格的1/5

Xiyuhexuan · 发表于 2017-1-5 08:13:35

输出RC 调整下应该问题不大

asma · 发表于 2017-1-5 09:57:50

线性差点。也没啥好办法

wiser803 · 发表于 2017-1-5 14:13:06

楼主加一阶RC滤波器，应该按(3--4)RC=35ms来算，即RC=8.75--11.7ms。如果C取1uF,R应该取8.75k--11.7k之间的值即可。

尹帅华 · 发表于 2017-1-9 22:50:00

wiser803 发表于 2017-1-5 14:13
楼主加一阶RC滤波器，应该按(3--4)RC=35ms来算，即RC=8.75--11.7ms。如果C取1uF,R应该取8.75k--11.7k之间的 ...

一开始也是这么算的，真实去实验的时候发现不好用

wiser803 · 发表于 2017-1-14 14:23:16

尹帅华发表于 2017-1-9 22:50
一开始也是这么算的，真实去实验的时候发现不好用

lz 没有考虑真实情况下的负载效应。计算时，要将实际负载电阻RL与要取的电阻值Rx并联，按等效阻值R 进行时间常数计算，最后解出正确的Rx值。

尹帅华 · 发表于 2017-1-22 09:42:15

wiser803 发表于 2017-1-14 14:23
lz 没有考虑真实情况下的负载效应。计算时，要将实际负载电阻RL与要取的电阻值Rx并联，按等效阻值R 进行 ...

一语惊醒梦中人，谢谢

a_y_ang · 发表于 2017-1-23 09:11:22

学习帮顶

warrenyan7251 · 发表于 2017-1-23 09:44:54

滤波试试？

下一页 · 发表于 2017-1-23 10:07:45

尹帅华发表于 2017-1-22 09:42
一语惊醒梦中人，谢谢

所以说设计电路，输入阻抗大一些总没有错

clqfly · 发表于 2017-1-26 18:36:24

wiser803 发表于 2017-1-14 14:23
lz 没有考虑真实情况下的负载效应。计算时，要将实际负载电阻RL与要取的电阻值Rx并联，按等效阻值R 进行 ...

RC低通滤波，负载RL不应该是与C并联吗？

NJ8888 · 发表于 2017-1-26 21:42:31

clqfly 发表于 2017-1-26 18:36
RC低通滤波，负载RL不应该是与C并联吗？

计算一样的，RL并联计算

DAC输出波形不够光滑

本帖子中包含更多资源

阿莫论坛20周年了！感谢大家的支持与爱护！！

本帖子中包含更多资源