Gelivable 发表于 2011-1-13 09:07:31

静电4KV，接触和空气放电都通不过。郁闷啊。

板子用30mil 覆铜。主频90M,有LCD。静电一打就死机。雷击浪涌1.5KV,群脉冲4V，都可以过。
板子用扁电缆接地。
有经验的TX指点。谢谢。

yondyanyu 发表于 2011-1-13 09:14:21

屏蔽和疏导！
有外壳么？
没外壳比较麻烦！

happlylife 发表于 2011-1-13 09:25:08

ESD问题不是疏导，就是堵截。你打在什么地方死机？接地情况如何？有没有家TVS管？

Gelivable 发表于 2011-1-13 10:35:55

不锈钢外壳，用螺丝把板子和外壳固定。
TVS 是加在24V电源间的。

yemingxp 发表于 2011-1-13 10:38:26

静电不过一般是电气结构设计就有问题，要找根源，加东西也不好过的。

yondyanyu 发表于 2011-1-13 11:13:48

外壳接大地么？？

Gelivable 发表于 2011-1-13 11:50:10

不锈钢外壳接大地的。大地和我的24V-之间接22P电容或TVS，效果反而不好。

4楼】 yemingxp 电气结构设计有问题。 有这方面原因的。

比如我板子放在外壳边1公分距离，不接触。外外壳放静电。也会引起板子死机和复位。

mydows 发表于 2011-1-13 11:55:35

如果绝缘够好的话，就是辐射干扰，将所有接缝用锡箔纸封好，保证前门和大地连接良好，壳体内的长导线要尽量变短。

最笨的办法就是再加一层金属壳体，把电路板包起来，尽量减少壳体上的孔和缝隙。

brightsm 发表于 2011-1-13 11:58:09

mark

Gelivable 发表于 2011-1-13 12:11:11

回复【7楼】mydows
如果绝缘够好的话，就是辐射干扰，将所有接缝用锡箔纸封好，保证前门和大地连接良好，壳体内的长导线要尽量变短。
最笨的办法就是再加一层金属壳体，把电路板包起来，尽量减少壳体上的孔和缝隙。
-----------------------------------------------------------------------

板子带LCD显示，用金属壳包起来行不通了。

另问：市面上有静电释放电阻，0805封装。感觉也行不通啊。应该希望产生的静电从大地泄放走，难道还要通过系统的负电源导走么？

lyrt 发表于 2011-1-13 13:09:20

1,上图帮分析；
2，先找到挂机的根本原因，好对症；
3，请注意那些弱信号导线，是否可加装磁环。

zchong 发表于 2011-1-13 13:13:44

画个结构示意图 吧

qianhng 发表于 2011-1-13 17:25:35

mark

leoyang 发表于 2011-1-13 17:31:03

看了一点书，感觉疏很重要
外壳->螺钉->金属化的安装孔->高压电容->地（尽量短的到地，不要跨过主要元件）
没有做过实验，说的不对的请指教

LinuxTux.China 发表于 2011-1-13 19:20:01

1.检查相关元件，看看是否有自身抗静电不能满足要求，且其位置处于敏感部位。
2.适当位置增加TVS保护，增加热敏电阻或者自恢复保险管，增加泄放回路到地。
3.LCD部分也可以屏蔽，用专用的细金属网，基本不影响视觉效果，并能起到一些防护作用。

如果能有有效的隔离和安全距离泄放回路，基本上静电相对好过。

仅供参考。

lylatyou 发表于 2011-1-14 00:06:34

1、电源使用隔离DCDC
2、适当降低CPU工作频率
3、时钟源、RST信号长度降低，包地
4、长距离IO串接磁珠，并用小型齐纳限压管接地。
5、MCU不用的IO配置为输出
6、金属壳体的仪器，接地线不能直接拉到板子上，板子通过接地螺钉接地到机壳内表面，接地线应该接在机壳外表面
7、所有IC的电源引脚都要加上滤波电容
8、机壳接地线要比电源线粗，并可靠连接静电测试台的基准面铜皮。

我设计的产品注意了以上8点，通过了8KV接触放电和15KV空气放电，欢迎交流。

Gelivable 发表于 2011-1-14 07:43:39

回复【15楼】lylatyou 张伯伦
1、电源使用隔离dcdc                  已经有DCDC24V->LM2575-5->5V
2、适当降低cpu工作频率                  实验降到48M,24M,效果几乎看不见。
3、时钟源、rst信号长度降低，包地          效果好
4、长距离io串接磁珠，并用小型齐纳限压管接地。
5、mcu不用的io配置为输出                     
6、金属壳体的仪器，接地线不能直接拉到板子上，板子通过接地螺钉接地到机壳内表面，接地线应该接在机壳外表面 。   我的板子上并没有接地线。而是4个镀锡的孔和板子固定。
7、所有ic的电源引脚都要加上滤波电容                  已经加了。
8、机壳接地线要比电源线粗，并可靠连接静电测试台的基准面铜皮。测试台桌上有个基准面，地上也有个，我昨天是接地上。谢谢 提醒，我等下接桌上的试试。
我设计的产品注意了以上8点，通过了8kv接触放电和15kv空气放电，欢迎交流。
-----------------------------------------------------------------------

第三条中的RST信号，我昨天实验后深有体会。我RST走线在板子的最边缘，若把这部分隔断，在靠近CPU端加TVS到24-,效果好多了。但还没有达到客户要求的10KV接触放电要求。

多谢楼主几位兄弟鼎力相助，小弟若有消息马上汇报。

banyai 发表于 2011-1-14 08:16:27

静电过不了，主要不在板子的电路设计。而在于结构设计。主要是挡和导。挡就是把所有电路都包裹在塑料外壳里，液晶之类前面加3mm以上的有机玻璃，LED之类用透明薄膜或塑料遮档或刷较厚的绝缘漆。导就是如果你用的是金属外壳，那外壳应该与大地相连，如果没有外壳接地线，就与电源的地线相连，液晶，LED等露在面板上并与电路板相连的器件都要加遮档。

Gelivable 发表于 2011-1-14 08:26:23

回复【17楼】banyai
静电过不了，主要不在板子的电路设计。而在于结构设计。主要是挡和导。挡就是把所有电路都包裹在塑料外壳里，液晶之类前面加3mm以上的有机玻璃，led之类用透明薄膜或塑料遮档或刷较厚的绝缘漆。导就是如果你用的是金属外壳，那外壳应该与大地相连，如果没有外壳接地线，就与电源的地线相连，液晶，led等露在面板上并与电路板相连的器件都要加遮档。
-----------------------------------------------------------------------

用塑料外壳包裹是否真的有效？您做过实验么？能允许多少大的间隙？

jielove2003 发表于 2011-1-14 08:36:18

经验之谈，学习了

rainbow 发表于 2011-1-14 08:38:45

如果说间隙，按1KV-1mm，再加1mm。
顺便问个问题：
我这也有一个产品被打死，+/-4KV，因为这个产品的GND露在外面，就是那个耳机插孔的GND，机器又是塑料外壳，还没搞定。
大家帮忙给出个注意吧！谢谢！

mydows 发表于 2011-1-14 08:39:59

内部到电路板的连线全部用磁环，多绕几圈，即使外壳用塑料包裹好也可能抵挡不了辐射的影响。

yemingxp 发表于 2011-1-14 08:52:33

回复【20楼】rainbow老陈
如果说间隙，按1kv-1mm，再加1mm。
顺便问个问题：
我这也有一个产品被打死，+/-4kv，因为这个产品的gnd露在外面，就是那个耳机插孔的gnd，机器又是塑料外壳，还没搞定。
大家帮忙给出个注意吧！谢谢！
-----------------------------------------------------------------------

用GND不露在外面的耳机座子。

jackwang99 发表于 2011-1-14 09:23:35

应该用吸收+泄放吧，找到那个点，对地加一个100uF的电容试一下，比如在RST走线

z123 发表于 2011-1-14 09:42:37

回复【20楼】rainbow 老陈
-----------------------------------------------------------------------

回复【22楼】yemingxp
-----------------------------------------------------------------------

同问，我也遇到这样的问题，有没有使用裸露GND耳机座子过ESD测试的方法啊？

rainbow 发表于 2011-1-14 14:12:40

回复【22楼】yemingxp
-----------------------------------------------------------------------
4KV打这个平面上也会死机，如图：
http://cache.amobbs.com/bbs_upload782111/files_35/ourdev_611162KH4YED.jpg
(原文件名:RIMG0199.jpg)

rainbow 发表于 2011-1-14 14:14:16

有没有什么方法能使产品达到直接打到GND线上也不死机的结果？

gxy508 发表于 2011-1-14 15:40:49

mark

bowei181 发表于 2011-1-14 15:46:53

讲述的太详细了，留下爪印待查......

lylatyou 发表于 2011-1-14 21:53:50

25楼：

如果你的模块是塑料外壳，静电泄放回路是走的电源，板子上所有的重要信号电路都要对地加上过压保护器件，过压时及时入地共模化，另外不要把内部电路的金属部分暴露在外，被静电打的时候，泄放不及时，会形成差模电流。总之就是不能让静电在你的功能性器件（功能IC或者其他信号处理电路）中形成差模电流，如果差模电流形成了，就会造成实质性的破坏，轻则死机，重则损坏（根据欧姆定律你自己瞬间的电流吧，MACHINE MODE静电放电的电流还是有好几个A哦）。而一般的器件的共模抑制比都很高。

楼主：
24V、GND你需要用TVS和共模电容接到你的几个镀锡的螺钉孔上，接地线要粗大。RST信号不能在板子边缘。覆铜要属于GND网络，正面反面覆铜要多打通孔连接，以减少接地阻抗。

必杀技：使用高抗静电的硅灌封胶灌封模块，效果奇好，能基本解决空气静电耦合（不是空气放电，是静电在空气中形成的高速变化电场）。我一个产品灌封前对金属外壳打15KV空气放电偶尔重启，灌封后15KV正负交替打了1小时都没异常，485通信都没中断。当然，你必须首先解决了静电的传导耦合。

zenboys 发表于 2011-1-15 00:09:03

我觉得空气放电主要跟结构有关系，一般结构密闭性比较好的话空气放电都可以过，曾经有个产品15KV空气放电没过是由于壳子密封圈没有放好的缘故。接触放电跟电路板有关系，容易通过LCD管脚（如果引脚比较长的话）耦合到单片机脚上引起死机，如果有晶振的话，晶振接地

kent 发表于 2011-1-15 08:28:22

【15楼】 lylatyou 张伯伦
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
15楼讲得比较全面了，如果还不行的话，换ＩＣ。这是单片机设计时，采用的逻辑电路结构决定的。有的型号高压一打就死，有的合格率达95%以上。要求还要高的话，请用军工级产品。我司在产品可靠性方面有过专题立项攻关，对这个问题已有结论，并与ＭＣＵ供应商达成共识。

helloword 发表于 2011-1-15 09:23:19

回复【29楼】lylatyou 张伯伦
-----------------------------------------------------------------------

结合前面的，说的比较全面了。我个人看法，做电子就那么3件事情，电源，rst和晶振，然后才是SI，PI,feature；做硬件再加上结构、实际环境的了解，后面还有一堆DFX的事情。

不过针对任何具体难题，都得花时间搞定，否则不叫难题。

outt60777 发表于 2011-1-15 09:33:43

mark

helloword 发表于 2011-1-15 09:43:05

回复【26楼】rainbow 老陈
-----------------------------------------------------------------------

1，板子地平面“牢固”
2，电源使用接大地

这样直接泄放了。

针对25楼的问题的具体分析，先得确认板子死机的来源是哪里？外部电源还是板子？
如果是板子，既有可能是从电源进去的，打在塑料面上导致死机（死机？还是重启？），
这是个耦合问题，说明内部附件电路感应放电脉冲，既有可能是电源。
电源进去加了特殊处理吗？在这种耦合情况，建议采用堵得方式。（1，塑料壳，没有接大地；2，在电源上泄放，一般都会导致电压有瞬间冲击，容易损害器件）
堵什么？ESD是瞬间变化极快（具体看ESD放电图），
怎么堵？那就用抗变化快的器件来堵吧，common choke，得选合适的
还不算完，堵了了还得放啊，TVS，加在前段，
结合前端的电容（既要利用电容瞬态短路，有要防止积累感应电压），应该有效。

以上纯属本人臆测，如果不是这个问题，那就当白说，当然思路大同小异，能提供启发最好了。

eediy 发表于 2011-1-15 10:40:48

我以前常打ESD,air 15KV,contact 8KV
在如此高压下有些绝缘材料已变的会导电
内部连接线的布置也会影响性能
bypass电容,如果不是很靠近IC也会有影响
TVS靠近IC会有一些帮助
简单的电路(rom/ram都在MCU内)是最好的
如果有总线比较麻烦
reset信号可以加RC靠MCU
但是这个RC不可乱加(想一想,reset的用途)
而且关键信号底下的地平面要完整
为什么打负压容易出问题呢?
因为很多关键的信号都是负逻辑
/reset /wr /rd /cs 等等...

Gelivable 发表于 2011-1-15 10:57:54

回复【35楼】eediy
-----------------------------------------------------------------------

RST靠近CPU端加RC有用么？静电是ns级的，我觉得TVS必不可少。目前我的配置是TVS+几pf小电容。效果大有改善。
等下次制板时RST信号线再布好点。

我认为系统中RST信号最关键，其它信号CS CE等软件程序中有个协议在，不容易出错，而RST打的半死不活的最难受。
有TX说外加个复位芯片，但它的反应速度根本来不及。在这情况下我估计效果不大。

回复【25楼】rainbow 老陈
-----------------------------------------------------------------------
静电产生的丰富谐波在裸露的金属上感应。

在耳机座紧跟+TVS试试？这部分加个粗的线到负电源上。

eediy 发表于 2011-1-15 11:53:37

回复【36楼】Gelivable很给力
-----------------------------------------------------------------------

电容就是有不会让电压瞬间变动的好处
加R是保护reset ic的Push-pull output
reset是电路起动与停止的依据
加电容并不会对起动带来致命的后果
顶多就是电路晚点开始运作
但是关掉电源,当VCC下降到min之前,MCU要停止工作
如果低于的MCU的工作电压,其行为无法保证
flash/数据都有可能因为MCU乱动作而遗失
reset IC output low到RC放完电MCU才停止
所以我说RC不能乱加,设计时要考虑很多的层面

我的经验TVS通常只是不要让IC坏掉
与当不当机的关联较小(还是有些微帮助就是了)
TVS也会有几PF~几百PF的杂散电容

干扰就是非预期的东西
如果/WR /CS非预期low一下导致存在SRAM的变量发生变化
软件可能就会异常--->电路行为不正常

windy__xp 发表于 2011-1-15 13:02:24

m

ycwjl728 发表于 2011-1-15 14:29:00

Mark!

updown 发表于 2011-1-28 17:30:25

remind

wtiechen1969 发表于 2011-1-28 18:15:53

mark

muzheyun 发表于 2011-1-28 19:27:32

mark

qjs412 发表于 2011-1-28 21:09:35

mark

Janeite 发表于 2011-1-29 10:25:48

mark

xjmlfm1 发表于 2011-1-29 10:51:19

mark
学习了

ye_song 发表于 2011-1-29 13:02:54

mark
学习了

lihuyong 发表于 2011-1-29 14:21:24

mark一下，过完年慢慢学习

WillFeng 发表于 2011-1-29 16:10:12

mark

gzxyt 发表于 2011-1-29 18:02:19

静电的确很头疼。
现在只能每个暴露的IO加一个ESD，以及加上一个全屏蔽的SHELL.

请教一个事情：
由于SHELL是接到GND上的，而安装环境可能会是悬空，并且接电池盒供电。
是否有必要将shell接到大地呢？个人分析，觉得不用，而只需要保证离其他金属或者大地尽量远。

请有经验的朋友评价一下，谢谢。

pengshipower 发表于 2011-1-29 18:37:10

实践出真知

snglnc 发表于 2011-1-29 22:04:34

学习了

czhxp 发表于 2011-1-29 22:28:50

mark

Etual 发表于 2011-1-29 22:56:55

mark!!

fy024 发表于 2011-1-29 23:20:21

mark

seaman117 发表于 2011-1-30 00:58:09

mark

liuqihui_panda 发表于 2011-1-30 09:07:37

mark

electricit 发表于 2011-1-30 09:34:07

必须保证所有点的电位同步上升，很多产品电_击可以过，但磁就是过不了，连西门子，AB的产品都是，2KV产生的磁场在电路板上产生几千A的电流，挂挂挂呀

leacom 发表于 2011-4-12 12:04:25

标记一下

mdf1314 发表于 2011-4-12 12:35:54

ESD是让人很头疼的东西。
金属外壳也有讲究，一次成型的外壳比组装起来的外壳效果要好，外壳尽量减少高低不平表面，可降低空间耦合磁场的产生。
RESET线要讲究尽量短，加接地电容。
CPU布局时尽可能远离产生电磁场的地方。
外壳要良好接地。
液晶表面增加防静电材料。
按键增加TVS管。
外壳内表面加不加铜箔实际发现作用不大。

yesful 发表于 2011-4-12 12:43:48

mark

frival 发表于 2011-4-12 13:01:04

留个记号，呵呵

pengxin213 发表于 2011-4-12 13:13:26

mark

enwa 发表于 2011-4-17 23:56:08

mark!

MCU678 发表于 2011-4-18 02:03:19

mark

D.lovers 发表于 2011-4-18 08:21:03

学习啦 、呵呵

smtgg 发表于 2011-4-18 08:32:56

mark

TimCheng 发表于 2011-4-18 08:56:47

mark

angg 发表于 2011-4-18 09:23:59

学习了 标记

ljh42728620 发表于 2011-4-18 16:35:20

这个要好好学习了

zlei 发表于 2011-4-18 16:44:30

mark

zht9961020 发表于 2011-4-29 14:15:45

mk

CHENXIAOTIAN 发表于 2011-4-29 20:37:12

MARK学习

esdc_dl 发表于 2011-4-29 23:59:44

电路板上设计法拉第电笼，挡导结合，加ESD器件和高频磁珠接地，外壳密封或塑料盒喷静电漆

xydrj 发表于 2011-7-28 17:47:34

静电 ，留名。

zhouzmt 发表于 2011-8-2 11:45:08

RST很重要，通常加一个pai型滤波，电阻1K，2个电容1000P，效果很好。

zhangsq320127 发表于 2011-8-19 18:12:29

学习了！最近有这个问题 ！！！！

zhaoyanrock 发表于 2011-8-31 20:01:21

MARK

dongls 发表于 2011-8-31 20:36:05

MARK,跟工作有关.

www1519 发表于 2011-8-31 20:38:05

电源和地能够处理好，你的问题应该就解决一半了，
其他的堵和导个人感觉都是辅助的作用。

lanjingjing 发表于 2011-8-31 21:09:36

觉得还是从复位电路想想办法。

essar 发表于 2011-8-31 21:42:19

ESD技术贴。 mark

cne53102 发表于 2011-8-31 21:52:53

mark

BBQ1215 发表于 2011-8-31 21:53:45

MARK

tonyone 发表于 2011-8-31 22:07:45

mark

hn520 发表于 2011-9-2 12:38:01

回复【26楼】rainbow 老陈
-----------------------------------------------------------------------
想办法，把它的静电给泄放了就行了

eastbest 发表于 2011-9-2 13:10:56

mark!!!

semonpic 发表于 2011-9-2 14:34:37

这个贴必须MARK

b260123292 发表于 2011-9-2 15:49:20

mark是必须的

zzu215 发表于 2012-2-1 11:22:23

MARK

nicksean 发表于 2012-2-1 12:26:50

mark

fw190d9 发表于 2012-2-2 20:13:59

mark

TM2010 发表于 2012-2-2 21:49:08

......学习

taojie 发表于 2012-2-2 21:57:44

学习

love-grape 发表于 2012-2-2 22:47:01

15L技术贴。 mark

13692761901 发表于 2012-2-2 23:27:48

学习了

singlexin 发表于 2012-2-3 18:21:39

静电，好贴

haizheng4 发表于 2012-2-3 19:04:52

厉害
静电防护 好贴

notalklu 发表于 2012-2-3 20:19:59

技术贴啊

yuanhao0230 发表于 2012-2-3 22:45:43

学习了……
页: [1] 2
查看完整版本: 静电4KV，接触和空气放电都通不过。郁闷啊。