论坛首页 › FPGA › verilog hdl 状态机设计实例

tangjie0928 发表于 2011-10-16 11:19:00

verilog hdl 状态机设计实例

状态机设计程序代码
点击此处下载 ourdev_685380UYZ47I.doc(文件大小:30K) (原文件名:实例10-15：状态机设计程序代码.doc)
点击此处下载 ourdev_685381X8JMF9.avi视频文件大小:24.93M) (原文件名:状态机设计实例.avi)

crazy_bin 发表于 2012-7-10 14:53:43

非常感谢！！！

crazy_bin 发表于 2012-7-10 15:17:49

你好！http://www.amobbs.com/forum.php?mod=viewthread&tid=5121274&page=1&authorid=216573里边的那段视频哪儿找来的？望告知！

lyl520719 发表于 2012-7-11 02:53:21

谢谢楼主分享。

alta 发表于 2012-7-19 11:35:58

谢谢楼主，mark

guiyang 发表于 2012-7-27 00:11:37

谢谢分享！

plq 发表于 2015-8-18 17:48:23

看看是什么好东西

deep7blue 发表于 2015-9-10 21:24:20

{:smile:}谢谢你的分享

查看完整版本: verilog hdl 状态机设计实例