怎么从01010101这样的帧头恢复时钟，来采集后续帧数据呢？
看到有一些文章，用FPGA实现USB总线。USB总线是采用帧传输，每一帧都以一串0101 0101开头，后面再跟上小于1k字节的数据。这个0101 0101的帧头，用于供USB设备恢复时钟。具体是如何做到的？ 这个问题我也一直在考虑，顶一下
怎么调整时钟的相位的偏差 module clk_syn( clk_in, reset, dp_in, clk);
input clk_in;
input reset;
input dp_in;
output clk;
reg clk_divreg;
reg dp_pre;
assign clk= clk_divreg;
always @(negedge reset or posedge clk_in)
begin
if (reset == 1'b0)
begin
clk_divreg <= 3'h0;
end
else
begin
dp_pre <= dp_in;
if(dp_pre != dp_in)
clk_divreg <= 3'h1;
else
clk_divreg <= clk_divreg+1;
end
end
endmodule
这是我当时用的模块 基本没效果 这个肯定是要使用锁相环的，不会这么简单。 你的clk_in是本地时钟信号，dp_in是输入串行数据信号对吧？
这样用本地时钟信号去对输入串行数据信号采样，需要满足：时钟频率>（2*数据信号)。
我看了一些USB接口芯片，以CY7C68013A为例，它使用外接24MHz晶振，内部倍频到480MHz。而USB2.0理论上最高有480Mbps。这样的话，CY7C68013A怎么能够从USB总线的帧头恢复时钟呢？ 只能做LS和FS，不能做HS，HS是低压差分信号，普通IO不能处理，也不兼容于FPGA的LVDS接口，得外接PHY。 我串口是用7F调整的。。。55 AA应该也行
但是USB是反向不归零的编码，感觉应该要物理层才能解析的 肯定需要PLL才能做到稳定的时钟恢复，恐怕没那么简单 我就想实现 2 片FPGA的同步串行通信。很想使用USB协议这种方法，同步字符(1字节) + 数据(512字节) + CRC(2字节)。
主要问题就是，不知道如何去控制Altera的PLL，或Xilinx的DCM，从短短1个字节的同步字符中恢复时钟信号，来采样后续的512字节的数据信号？ mark USB总线的 带宽是多大，采样的时钟频率是多大，如果是2m，用100m去过采样 应该是没有问题的 USB2.0理论上最高有480Mbps，CY7C68013A最高工作频率也是480MHz，那么这样的话，它就不可能支持USB2.0的 High Speed了。。 回复【11楼】DanielDeng
-----------------------------------------------------------------------
USB 2.0 PHY严格来讲是模拟电路，你直接用FPGA去做，得FPGA有这个模拟前端才行的，FPGA带的LVDS serdes和USB 2.0 HS并不兼容，所以得外挂一片PHY芯片，FPGA和PHY通过UTMI/ULPI接口通讯。 DanielDeng 发表于 2012-2-29 14:07 static/image/common/back.gif
我就想实现 2 片FPGA的同步串行通信。很想使用USB协议这种方法，同步字符(1字节) + 数据(512字节) + CRC(2 ...
物理层 还不如用LVDS呢。 挖一下！
最近在做FPGA实现USB功能，找了一个FPGA的板子，但是没有USB PHY.
所以想用FPGA直接实现USB PHY的功能，我能不能直接用系统时钟，比如120MHz，直接采样USB总线从而得到总线上的数据。
不知道有大侠这样做过吗？
页:
[1]