论坛首页 › FPGA › 如何让等精度频率计实时更新数据？

orange-208 发表于 2012-10-11 12:58:21

如何让等精度频率计实时更新数据？

本帖最后由 orange-208 于 2012-10-11 13:02 编辑

如题，现在等精度频率计做的很准了，标准信号频率为100kHz，被测频率（由信号发生器得到）只要小于100kHz都可以准确测量并显示数据，但现在的问题是数据不能实时更新，也就是每更改一次频率，总要将程序重新下载才行。

望各位不吝赐教！{:smile:}

orange-208 发表于 2012-10-11 13:04:48

顶起！   

orange-208 发表于 2012-10-11 15:18:20

打家做频率计的时候，当不停的更改测试频率，数据是如何的实时更新的！~

orange-208 发表于 2012-10-11 15:19:29

附上Verilog代码

module Counter
(
        CLK, Clear,
        Sig_in, Switch,
       
   Cnt_data1, Cnt_data2
);

        input CLK, Clear;
        input Sig_in, Switch;

        output Cnt_data1, Cnt_data2;
               
        /********************************************/

        parameter Freq_100KHz = 17'd100_000,                 //Fs = 100,000
       
                               Ns0 = 14'd9_999;                                                //Ns0 = 10,000                               
               
        /****************** 被测信号 *****************/

        reg count1 =32'd0, count2 = 32'd0;
       
        reg trigger = 1'b0;
       
        reg Sig_num = 14'd0;
       
        reg Sig_flag;
       
        always @ ( posedge Sig_in )
                begin
                        if( Clear == 1'b1 )
                                begin
                                        count1 <= 32'd0;
                                        Sig_flag <= 1'b0;
                                end
                        else if( Switch == 1'b1 && count1 <= Sig_num )
                                begin
                                        trigger <= 1'b1;
                                        count1 <= count1 + 1'b1;
                                        Sig_flag <= 1'b1;
                                end
                        else
                                begin
                                        trigger <= 1'b0;
                                        count1 <= count1;
                                        Sig_flag <= 1'b0;
                                end
                end
               
        /****************** 标准信号 *****************/
               
        always @ ( posedge CLK )
                begin
                        if( trigger == 1'b1 )
                                count2 <= count2 + 1'b1;
                        else
                                count2 <= count2;
                end

        /********************************************/
               
        always @ ( posedge CLK )
                begin
                        if( ( count2 < Ns0 ) && ( Sig_flag == 1'b1 ) )
                                begin
                                        Sig_num <= Sig_num + 1'b1;
                                end
                        else
                                begin
                                        Sig_num <= Sig_num;
                                end
                end
               
        /********************************************/

        assign Cnt_data1 = count1 * Freq_100KHz;
                                                               
        assign Cnt_data2 = count2;
       
        /********************************************/

endmodule

单枪舞九州 发表于 2013-12-26 21:11:34

怎么没有在数码管上显示的代码啊

单枪舞九州 发表于 2013-12-27 14:19:01

可以交流讨论下么？

cdust 发表于 2015-10-12 20:38:53

请问你这个问题解决了吗，咋解决的，我想抄你的程序{:smile:}

查看完整版本: 如何让等精度频率计实时更新数据？