nfchg 发表于 2015-4-12 14:06:41

请教：vivado仿真一定要写testbench吗？

        请问下用vivado开发FPGA，一定要写testbench吗？可否像早些版本的quartus一样，对wire单独设置信号。

nfchg 发表于 2015-4-12 18:26:52

进行仿真是有这个功能的，可以强制加一个clk时钟信号。右击会出现force add clock。

y595906642 发表于 2015-4-12 14:38:02

不写testbench怎么验证代码？

nfchg 发表于 2015-4-12 14:45:07

y595906642 发表于 2015-4-12 14:38
不写testbench怎么验证代码？

本人新手，我想就像quartus11.1之前版本的那个波形文件一样，可以随时配置电平和方波clk。
testbench不怎么会写，有语法吗？

y595906642 发表于 2015-4-12 14:58:02

nfchg 发表于 2015-4-12 14:45
本人新手，我想就像quartus11.1之前版本的那个波形文件一样，可以随时配置电平和方波clk。
testbench不怎 ...

买本书学吧 testbench还是很简单的。

nfchg 发表于 2015-4-12 15:00:53

y595906642 发表于 2015-4-12 14:58
买本书学吧 testbench还是很简单的。

好的，明白

aammoo 发表于 2015-4-12 15:24:18

SynaptiCAD里面有waveformer，可以直接画波形出来

NJ8888 发表于 2015-4-12 16:53:22

懒得写，简单的不用写就知道行不行，复杂的写不出
页: [1]
查看完整版本: 请教：vivado仿真一定要写testbench吗？