拼起来的DDR3，能不能使用fly-by结构
如果2个8bit的ddr3颗粒，拼起来作为16bit使用，或者，两个16bit的ddr3颗粒，拼起来作为32bit使用，能不能使用fly-by结构？还是必须使用树形结构？ 看控制器支不支持Write leveling DDR3都是只能并起来用的，能不能FLY-BY主要看你的DDR3控制器支不支持read and write leveling！为什么DDR3控制器会有支不支持read and write leveling的概念呢？主要是DDR3规范里面把这一项定义为可选项，芯片厂商做不做这个功能自己决定。 FPGA_WALKER 发表于 2016-9-8 21:59DDR3都是只能并起来用的，能不能FLY-BY主要看你的DDR3控制器支不支持read and write leveling！为什么DDR3 ...
能不能问下，zynq支不支持read write leveling呢？ zxq6 发表于 2016-9-8 22:06
能不能问下，zynq支不支持read write leveling呢？
ZYNQ支持的 FPGA_WALKER 发表于 2016-9-8 21:59
DDR3都是只能并起来用的，能不能FLY-BY主要看你的DDR3控制器支不支持read and write leveling！为什么DDR3 ...
不支持也能拼啊，我晕，wl只是一种连接方式的实现，你拉等长没人说你。ddr2控制器配好也能带ddr3。 wye11083 发表于 2016-9-9 08:31
不支持也能拼啊，我晕，wl只是一种连接方式的实现，你拉等长没人说你。ddr2控制器配好也能带ddr3。 ...
并位宽是不需要leveling就可以并的，只是并了之后的布线拓扑结构需要跟据DDR2和DDR3现有技术进行选择，DDR2只能是树型拓扑结构，DDR3可以是树型拓扑，也可以是FLY_BY拓扑，但FLY_BY拓扑的要求是芯片支持write/read leveling。明白了不，大神！ FPGA_WALKER 发表于 2016-9-10 22:22
并位宽是不需要leveling就可以并的，只是并了之后的布线拓扑结构需要跟据DDR2和DDR3现有技术进行选择，DD ...
wl只是host确认写时序的一种手段。事实上，所有控制器都支持rl--否则是没法读的。 wye11083 发表于 2016-9-10 23:25
wl只是host确认写时序的一种手段。事实上，所有控制器都支持rl--否则是没法读的。 ...
请看：《不是所有DDR3都可以用Fly by结构！》：
http://mp.weixin.qq.com/s?src=3×tamp=1473558442&ver=1&signature=RiPWyBWBpnsXGJuVxjZnxNkW18XchvQ0AsHyc5YEzWkbrrBYsrcSJmTrN9p8KrhLG-iSakpgkxRItCQMB9yJgSze5SoArvHnuVzJPD2IIhauPxustb5KseIPFXczvny0PbdWHQieKbfOddK6Of5XOA== FPGA_WALKER 发表于 2016-9-11 09:41
请看：《不是所有DDR3都可以用Fly by结构！》：
http://mp.weixin.qq.com/s?src=3×tamp=1473558442 ...
我晕，我主要工作就是跟各种接口打交道，反而你的表现与赵括没有两样。 wye11083 发表于 2016-9-11 13:05
我晕，我主要工作就是跟各种接口打交道，反而你的表现与赵括没有两样。 ...
哈，你的工作是跟各种接口打交道，所以我认为你是对的。我们只讨论技术，不讨论历史。 fly-by在多片的时候优势才明显，两片用树形就得了 dreampet 发表于 2016-9-11 14:19
fly-by在多片的时候优势才明显，两片用树形就得了
树形感觉不好走啊。 经确认，可以。 见识了。{:lol:} 我感觉这个帖子没我们小白什么事情{:lol:} 学习了，刚用的HI3531就是不支持Fly-by结构的，要走T型
页:
[1]