XILINX IDDR信号输入以及约束 ？
本帖最后由 atom100 于 2016-12-13 13:18 编辑rgmii输入到fpga，
时钟和数据 都需要经过 iodelaye1才能 送入IDDR吗 ？
如果时钟也经过iodelay如何进行时钟的约束？
我现在是时钟经过rgmii_clk->IBUF->IODELAYE1->IBUFR->rgmii_clk_g,
另外还输入一个时钟clk经过MMCM的，
总报时钟clk和rgmii_clk_g之间的错误，但有不能create_clock rgmii_clk_g, 来设置异步时钟组
页:
[1]