论坛首页 › FPGA › alwasys@(clk)下If else 是一个时钟完成的吧 ？

atom100 发表于 2017-8-19 12:23:42

alwasys@(clk)下If else 是一个时钟完成的吧 ？

alwasys@(clk)下If else
always@(posedge clk or posedge aclr)
begin
if(aclr)
    。。。
else if
    。。。
else
    。。。

是一个时钟周期内完成的吧 ？

honeybear 发表于 2017-8-19 12:54:55

是的，楼主还想问啥

liwei_jlu 发表于 2017-8-19 13:02:51

不要用程序语句按顺序执行的思想来看，这里没只有逻辑的先后判断，没有时间上的先后

lcw_swust 发表于 2017-8-19 13:45:28

若不确定，点击菜单Tools->RTL Viewer看看

查看完整版本: alwasys@(clk)下If else 是一个时钟完成的吧 ？