amobbs.com 阿莫电子技术论坛's Archiver
论坛首页
›
FPGA
› 管脚可以设置成开漏或上拉方式吗
guo407214944
发表于 2017-12-11 11:47:11
管脚可以设置成开漏或上拉方式吗
本帖最后由 guo407214944 于 2017-12-11 11:48 编辑
1,使用EP2C5T芯片,分配管脚的时候菜单栏有2个选项,pin planner和Assignment edit。这2个有啥区别?
2,Assignment edit 中assignment name选项中可以设置管脚为上拉还是开漏或者其他方式。如果设置成上拉,这个管脚是不是物理上内部就有一个若上拉了,可以省掉外面的弱上拉?|
页:
[1]
查看完整版本:
管脚可以设置成开漏或上拉方式吗