论坛首页 › FPGA › systemverilog 函数中是否应该使用this指针 ？

atom100 发表于 2018-3-5 11:06:39

systemverilog 函数中是否应该使用this指针 ？

本帖最后由 atom100 于 2018-3-5 11:39 编辑




原版里使用了this指针，
翻译版本里，没有用this指针，但变量是类内变量，应该也没啥问题吧 ？

查看完整版本: systemverilog 函数中是否应该使用this指针 ？