cadence学习记（一）
本帖最后由 563872381hai 于 2018-7-15 14:59 编辑1、布线前先确定板子的outline和keepin（可以用Z-COPY功能），非金属的过孔可以用outlin层画圆和keepout（一般是安装孔外扩0.5mm）圈住；
2、导入元器件先按照电源、发热器件、敏感信号布局，高速信号之间的间距需要在管理器设计好间距一般3W原则；对于BGA器件布局好后用FANOUT功能扇出（需要设计过孔和间距）；
3、对于差分信号，有两种方法设定，第一种：在原理图上就设置好；第二种：如下图一，在pcb管理器上设置（间距一般1W，等长误差5mil）。接下来先在pcb上进行预布线，接下来查看差分线的最长的长度，在管理器上设置差分的maxlength和minlength。下一步就是尧等长，等长的间距（1W）。对应差分信号一定要有完整的参考层（电源或者地），不能被分割，尽量同时换层和减少过孔，等长比等间距重要，最后需要做阻抗匹配（可以用polar99si计算）；
4、布好线后，进行DRC并且需要进行display status（重要），需要看到里面全部是0%即绿色状态，如果有红色错误需要点击进行查看相应的错误，如下图二；
5、最后一步是出gerber，图三是两层板的示例。
暂时更新这么多，很多细节都没展开，只是一个大概的步骤，后面再更新细节。 谢谢分享。 谢谢分享,希望能持续 坐等楼主继续讲。这个软件用了1年，感觉还不好用 xinjin 发表于 2018-7-15 15:32
坐等楼主继续讲。这个软件用了1年，感觉还不好用
你要用一个板子进行练习，系统地过一遍 请教楼主一个多年未解开的问题，T型拓扑中的T型点布局好后，如果更新了约束管理器，T型点会跑掉，而不是在之前摆放的位置，这样就会导致之前在T型点上放的过孔和T型点不在同一个位置 了，能否锁定？ 感谢分享 liurangzhou 发表于 2018-7-15 17:11
请教楼主一个多年未解开的问题，T型拓扑中的T型点布局好后，如果更新了约束管理器，T型点会跑掉，而不是在 ...
直接fix过孔和线不行么 563872381hai 发表于 2018-7-15 21:36
直接fix过孔和线不行么
T型点是飞线的一部分，还是会跑 我也是最近开始学习这个软体，感觉比AD要花更多时间熟悉 谢谢分享太好了
页:
[1]