论坛首页 › FPGA › 编译通过了，仿真报错，谁有空能帮忙看看问题在何处。

4317mjh 发表于 2018-8-1 22:43:22

编译通过了，仿真报错，谁有空能帮忙看看问题在何处。

代码很简单，就是一个8位宽度的多路复用器。
工程截图：


仿真错误截图：


# ** Error: (vsim-13) Recompile work.mul_p because work.mul_p_data_type has changed.
# ** Error (suppressible): (vsim-12) Recompile work.mul_p(structure) after work.mul_p is recompiled.
# ** Error: (vsim-13) Recompile work.mul_p(structure) because work.mul_p_data_type has changed.
# Load interrupted
# Error loading design
Error loading design

百思不得，百思不得。

登云钓月 发表于 2018-8-2 09:05:14

看样子是FPGA啊，多年不用了

查看完整版本: 编译通过了，仿真报错，谁有空能帮忙看看问题在何处。