论坛首页 › FPGA › 开源 自编 verilog 的 SPI协议

selme 发表于 2018-8-29 16:07:46

开源 自编 verilog 的 SPI协议

开源 自编 verilog 的 SPI协议

8Bit数据编译后66LES
16Bit数据编译后90LES
32Bit数据编译后128LES

wowangru 发表于 2018-11-12 17:42:33

收下 谢谢！！！！！！1

wowangru 发表于 2018-11-9 20:47:12

收下了！！！！！！应该不带应用协议

zxq6 发表于 2018-9-14 13:58:48

hxl_led 发表于 2018-9-14 11:02
尽量不要用多时钟，可以采用时钟使能方式处理 (小技巧：微分电路）

能不能大致描述一下？谢谢

selme 发表于 2018-9-14 13:38:23

hxl_led 发表于 2018-9-14 11:02
尽量不要用多时钟，可以采用时钟使能方式处理 (小技巧：微分电路）

非常感谢大神的指点

hxl_led 发表于 2018-9-14 11:02:48

selme 发表于 2018-8-31 08:44
从机的SPI从机

尽量不要用多时钟，可以采用时钟使能方式处理 (小技巧：微分电路）

zhonghua_li 发表于 2018-8-31 08:46:19

竞争冒险

selme 发表于 2018-8-31 08:44:51

zxq6 发表于 2018-8-29 21:22
主机还是从机？

从机的SPI从机

selme 发表于 2018-8-31 08:44:26

zhonghua_li 发表于 2018-8-29 17:35
掐指一算，楼主这个软件有缺陷

来来求指教

zxq6 发表于 2018-8-29 21:22:35

主机还是从机？

liuzq1981 发表于 2018-8-29 21:02:54

zhonghua_li 发表于 2018-8-29 17:35
掐指一算，楼主这个软件有缺陷

大神指导一下吧，看看LES能少到什么程度{:lol:}

zhonghua_li 发表于 2018-8-29 17:35:21

掐指一算，楼主这个软件有缺陷

查看完整版本: 开源 自编 verilog 的 SPI协议