给嘉立创发ALTIUM生成的PCBDOC,如何可以不要丝印层?
我一般是直接发PCBDOC文件(偷懒,不想自己转GERBER)我现在不想要丝印
我的做法是双击丝印,然后点隐藏,但是电阻电容还是有外形矿
请问一下:按一下 CTRL+L
把丝印层前面的勾去掉,发给嘉立创,这样能实现不要丝印层的目的吗? 你和我一样懒,有一个比较懒的办法就是直接备注不要丝印层,他们会处理好的 直接告诉他们不要丝印就可以了 直接把元件编号内容变成空格,大家都不会错! 操作隐藏丝印层就可以了 关健是要确认生产稿 好的谢谢大家 原来可以这样啊, 我都是重做的封装,没边框的 生成Gerber不好吗? 查找相似对象,把所有丝印层对象全部删掉 Geber 文件里去掉丝印层文件不就OK 了 ?
limeng 发表于 2019-5-23 18:59
关健是要确认生产稿
我一直没明白确认生产稿是什么意思?用JLC小助手查看一下? sanjue 发表于 2019-5-24 02:48
我一直没明白确认生产稿是什么意思?用JLC小助手查看一下?
是的,生产稿是你发给我们原文件处理后的文件,确认生产稿能规避很多问题 隐藏,出Gerber! limeng 发表于 2019-5-24 07:56
是的,生产稿是你发给我们原文件处理后的文件,确认生产稿能规避很多问题 ...
要求客户出gerber不是更好,能最大限度的区分客户和厂家的责任。 .titrwh 发表于 2019-5-23 18:15
你和我一样懒,有一个比较懒的办法就是直接备注不要丝印层,他们会处理好的 ...
“备注”是个不可控的选项。
能在资料里面搞定的尽量不要写在备注里面要求厂商来改,留的坑越多,爆雷的概率越大。
这一规则针对所有PCB加工厂商通用。
页:
[1]