讨论个技术问题，电源输入的LC滤波该如何和LDO的PSRR配合？
想着在电源的输入部分增加一个LC滤波，来衰减输入电源中LDO不能抑制的高频波动，一般的LDO在1K最后的PSRR是最好的，超过100K就效果不大了。但是经过仿真，LC的谐振点附近反倒是会增大电源的波动，而且增益高达30DB，到了这个级别，估计LC反倒成了干扰源，这个东西到底该怎么设计呢？
下面附上NCP1117的PSRR特性和电路的仿真结果。
要想超低噪音，建议rc滤波。我们rc用低噪ldo能做到50uv以内 wye11083 发表于 2019-6-17 10:42
要想超低噪音，建议rc滤波。我们rc用低噪ldo能做到50uv以内
并不是信号滤波，电源的负载电流最大能达到0.5A，所以RC不合适， R2 是不是应当放在C1 之后与L1串联，可以加大R2试试 以前我发过类似的帖子,你可以看看
https://www.amobbs.com/thread-5558850-1-1.html 直接上低噪声，高psrr的ldo最简单了 Pjm2008 发表于 2019-6-17 11:39
R2 是不是应当放在C1 之后与L1串联，可以加大R2试试
R2是保险丝的等效内阻，一般16V 1A保险丝就是这个级别的内阻，这个不是随便加的，加大R2会造成电压跌落 shhludb 发表于 2019-6-17 11:47
直接上低噪声，高psrr的ldo最简单了
高PSRR没用，要上超高速LDO，不过那个价格就非常感人了，而且不好买， rclong 发表于 2019-6-17 11:41
以前我发过类似的帖子,你可以看看
https://www.amobbs.com/thread-5558850-1-1.html
高速LDO价格太美丽，一块芯片比整板的成本都高了 电源输入加lc，还有个稳定性的问题 yfwuh 发表于 2019-6-17 12:18
电源输入加lc，还有个稳定性的问题
是的，特定频点附近LC不但不能抑制，反倒是放大了噪声，30DB应该是放大了30倍多吧，而且对于高速负载来说可能会导致电源严重跌落 momo_li 发表于 2019-6-17 10:46
并不是信号滤波，电源的负载电流最大能达到0.5A，所以RC不合适，
0.5a用2r0电阻可以得到1v压降和1/4w耗散功率，换来的是明显小了一大圈的噪声。 wye11083 发表于 2019-6-17 13:07
0.5a用2r0电阻可以得到1v压降和1/4w耗散功率，换来的是明显小了一大圈的噪声。 ...
在电感的上面并联一个10R的电阻，这样将谐振点的幅度由原来的32DB降低到16DB，可以大幅降低谐振幅度，代价是高频部分的衰减效果变差了，但是100K依然有50DB的衰减可用，应该是比较折中的方案了。
电源串联大电阻这个方法，我感觉不太合适，电源本来就是5V的，降1V代价太大了
momo_li 发表于 2019-6-17 13:20
在电感的上面并联一个10R的电阻，这样将谐振点的幅度由原来的32DB降低到16DB，可以大幅降低谐振幅度，代 ...
这真没办法，我100ma都是给12r，客户要求太高了。磁珠电感完全没效果。 wye11083 发表于 2019-6-17 13:28
这真没办法，我100ma都是给12r，客户要求太高了。磁珠电感完全没效果。
确实效果会好很多，这种估计适合电流不大或者对纹波要求高的场合，这样就不用在乎压差问题了，电压跌落可以在后面加大水塘解决 momo_li 发表于 2019-6-17 12:40
是的，特定频点附近LC不但不能抑制，反倒是放大了噪声，30DB应该是放大了30倍多吧，而且对于高速负载来说 ...
对通常的电压源源来说，在恒功率范围内，输入阻抗有负电阻特性。这个电源输入端加的lc如果谐振点的峰值太高比如超过电源输入阻抗，那，电源就振荡。当然，加阻尼把谐振点峰值抑制下就好。 yfwuh 发表于 2019-6-22 13:17
对通常的电压源源来说，在恒功率范围内，输入阻抗有负电阻特性。这个电源输入端加的lc如果谐振点的峰值太 ...
在LDO之前加的，谐振点在1K，增加并联的电阻之后，谐振幅度降低到了16DB左右，LDO在1K的PSRR达到了70+db，理论上可以抑制一下。最好能剩下50-60db吧，除非多级LC，否则真是没啥好办法了。
页:
[1]