关于示波器显示和采样的一个小白问题
本帖最后由 waferhit 于 2019-10-17 19:34 编辑没做过示波器，所以是个小白问题，请教大家，如图：
1. 虚框代表示波器显示屏帧画面。
2. 正弦曲线代表示波器内部采样出来的信号。
不考虑触发情况下，问题如下：
1. 虚框和虚框之间是不是有时间间隔，相当于示波器周期性的截取完整信号的片段，显示到屏幕上。
2. 即示波器实际上会丢弃 虚框与虚框 之间采集到的信号信息，这部分信息不会显示出来。
3. 虚框之间间隔相等吗，一般是多少？ 这个叫死区时间，不同的示波器不一样，示波器有个刷新率的指标，这个指标越大，可以认为死区时间越小 我理解虚框之间应该没有间隔，但刷屏的时候两帧之间的数据应该被丢弃了。
有间隔的 示波器是用来看周期信号的。
如果想看周期信号的偶发波形，需要用特殊的触发方式，比如单次触发。
如果是周期信号，这个死区时间，或者叫捕获率，就问题不太大了。
所谓捕获率是指有多大比例的信号显示在了屏幕上。 chxzh123 发表于 2019-10-17 19:58
我理解虚框之间应该没有间隔，但刷屏的时候两帧之间的数据应该被丢弃了。
...
恩，我想说的是 虚框就是刷屏，信号波形代表示波器的ADC采样结果。 andyliuguohua 发表于 2019-10-17 19:51
这个叫死区时间，不同的示波器不一样，示波器有个刷新率的指标，这个指标越大，可以认为死区时间越小 ...
不知刷新率是由什么限制的，屏的性能（包括驱动和余辉？），还是人的肉眼观测（视觉分辨时间？） waferhit 发表于 2019-10-18 08:35
不知刷新率是由什么限制的，屏的性能（包括驱动和余辉？），还是人的肉眼观测（视觉分辨时间？） ...
看有资料说“死区时间就是数字示波器对波形样本后处理所需要的时间”，应该是受这个影响的 要看采样系统设计架构。
我现在考虑方法是，用ZYNQ做，先把ADC采样数据送入一个FIFO，FIFO持续送出数据，然后根据实际触发条件，当符合触发时，马上开始把数据送入DDR片子开辟的缓冲区，当缓冲区写满（也就是可显示的最大波形深度）停止写入，然后把这堆数据显示到对应地方。这个触发---显示的整个过程占用时间应该就算死区时间。 mrf245 发表于 2019-11-11 16:04
要看采样系统设计架构。
我现在考虑方法是，用ZYNQ做，先把ADC采样数据送入一个FIFO，FIFO持续送出数据，然 ...
ADALM2000就是基于ZYNQ的，开源而且模拟前端优秀，带DDR但是没有用起来，只在FIFO存采样深度太小了，可以尝试一下。 eleqian 发表于 2019-11-11 21:46
ADALM2000就是基于ZYNQ的，开源而且模拟前端优秀，带DDR但是没有用起来，只在FIFO存采样深度太小了，可以 ...
好啊，有空研究下。
其实最开始并没有打算放DDR，因为现在对ZYNQ还不太熟练，打算开2个FIFO，第二个FIFO代替DDR实现一个固定长度的数据缓冲。这样处理起来可能比较慢，但架构是我能掌握的。
页:
[1]