Quartus13里面怎么设置普通IO口为开漏方式引脚?
Quartus13 里面怎么设置普通IO口为开漏方式引脚?网上找了点资料没搞出来嘛 我的是15，不知道下面是不是你要的，后面那和图中要是一开始估计没你的IO，需要你新添加谢谢楼上大神，我也这样试过但不知道为什么还是输出了3.21V 在网上说可以在引脚分配里设置的，我不知道如何设置，我一打开分配引脚的地方就已经分配好了2.5V的电压了 我在 Pin Planner 里面设置 I/O Standard 的电压为1.8V试试看，结果输出还是3.21V，是不是我没设置对，操作上有什么错误？ 设置了auto open drain只是其中一步，关键是你的代码得写成三态输出。
http://www.wendangku.net/doc/c32e4b2b3169a4517723a377.html
另外电压是拿什么测的？ 5楼的文章不错！受溢非浅！但除了这个问题外，我在想FPGA这引脚电压怎么调不下来，因为如果用高频的话电压太高实现起来不太容易 NewSpark 发表于 2020-3-23 11:05
5楼的文章不错！受溢非浅！但除了这个问题外，我在想FPGA这引脚电压怎么调不下来，因为如果用高频的话电压 ...
你要看这个IO BANK对应的VCC接的电压是多少。。 5楼的文章中提到 Compilation Report->Fitter->Output Pins 我在Q13里面没找到这个属性嘛 本帖最后由 NewSpark 于 2020-3-23 21:26 编辑
感谢关注的两位大神！5楼的文章真的写的很好，只是FPGA我才用不久，很多的不明白，经过了这次又学习到了很多东西！
module set1(
......
......
inout oudata
)
......
endmodule
reg qus;
reg cont;
assign oudata=cont?qus:1'bz; (其实我之前这样写已经是开漏方式中了，只是我压根就不知道，我之所以能测出引脚在高阻下还有电压的最主要因为，是把qus和设置成高阻状态同步写在了一个函数里了，一下子没反应过来FPGA是并行的，因此两个步骤并不能同时执行，结果高阻态也执行了高电平也输出到引脚上了，我真是晕了，搞了两天百思不解！)
以下是一个我的错误写法
if(!rst)
begin
cont<=1'b0 (复位后输出qus的值)
qus<=1'b1;
.....
begin
qus<=1'b0;
cont<=1'b1;
tmp<6'd2; (错就错在把这两步写在了同一个环节里，只要把它们分开走两步就一切都ＯＫ了)
.......
晕啊！回想一下真的笑了，一直想先应该执行qus后走cont转换成高阻，结果是同步执行了 你 GPIO 的 BANK 电压是多少？你是怎么测试引脚的电压的 GND 是谁的 GND？ 我用的是一块开发板，之前想调节IO端口电压的，因不太懂FPGA以为电压就这样调节一下，引脚就会输出不同电压了，后来在软件里修改后发现并没有改变电压输出，之后查阅网上资料后才知道BANK电路是要看硬件上引入的电压的，结果我看了开发板电路后才知道，所有的BANK都接到了3.3V三端稳压上了，因此我软件怎么修改电压都不可能输出同样的电压出来，我测电压是用的引脚和开发板总GND上测量的，而且我用的这个开发板可能对多余的引脚没作处理，一上电后发现不用的引脚还出来干扰频率 楼上，多余引脚设置成高阻态就行了 多余引脚设置成三态无用，我已经测试过的 一搬多余的引脚为防止干扰都会设置成高阻三态设置 电平有三种， 输出0 输出1输出Z，如果只输出0和Z就是开漏吧。 huangqi412 元老级你说对了 {:lol:}只是一开始我压根就没想起这事 huangqi412 发表于 2020-3-29 13:30
电平有三种， 输出0 输出1输出Z，如果只输出0和Z就是开漏吧。
说的很对，
谢谢啊
页:
[1]