求指点EP4CE6E22C8N启动有概率失败的问题（悬赏500R解决）
本帖最后由 三年模拟 于 2020-6-2 15:04 编辑第一次使用FPGA，EP4CE6E22C8N的三路电源分别使用AM1117-3.3、AM1117-2.5、AM1117-1.2，现在做了一批板子，烧录程序运行后，重启有概率失败，经过检测，FPGA的普通IO外部3.3v上拉输入脚只有1.2V左右（正常3.3v），重新上电也没有用，解决办法——只能用烙铁重新烫下FPGA芯片底板的接地焊盘（pcb这边打了过孔接地），重启就又可以了，麻烦的事情过段时间又出现同样的问题，有没有人指点下解决办法，切实有效的话给予500R辛苦费。 {:smile:}友情帮忙置顶 楼主的复位脚指的是重新配置脚nConfig吧？这个脚是不用接电容的，内置施密特触发器。
FPGA没有 专门RST引脚吧？ 你指的是配成的 RST脚？
最大可能问题在 nCONFIG和 CONF_DONE 引脚 上。
和RST没什么关系，给几张图，硬件，对一下相关电源及配置脚接法；软件脚位配置部分也对一下。能影响到启动的也就这么多了！
这个芯片用了很多，基本没什么问题！
楼主烫一下焊盘就好，可能是把那个0.1uF电容的电放掉了{:lol:} nokia007 发表于 2020-6-2 13:47
楼主的复位脚指的是重新配置脚nConfig吧？这个脚是不用接电容的，内置施密特触发器。 ...
复位是普通io输入，nconfig上拉了 pipi516 发表于 2020-6-2 14:10
和RST没什么关系，给几张图，硬件，对一下相关电源及配置脚接法；软件脚位配置部分也对一下。能影响到启 ...
我买的特权的板子，原理图也是抄他的，烧录接口除了我这边用2.5v，其它的和您这边一样。 womenhome 发表于 2020-6-2 13:51
FPGA没有 专门RST引脚吧？ 你指的是配成的 RST脚？
最大可能问题在 nCONFIG和 CONF_DONE 引脚 上。...
已经上拉了 楼主更新了未使用管脚的配置图，那建议按楼上的图片配置成输入三态带弱上拉或者bus hold，这个是通常的做法，避免闩锁效应。 本帖最后由 leifeng 于 2020-6-2 15:33 编辑
R64 R65上拉电压 3.3V改2.5V试一下？ 感觉是电压的问题，你看一下配置管脚的电压和jtag的电压是否和开发板相同，你给的几个图纸都不一样 这个问题，我貌似在N年前遇到过，就是芯片底下的焊盘接地不良造成的，你把145DGND那个孔继续扩大，让电烙铁能完全伸进去接触到芯片。 不改电路的情况下，建议拿热风枪330度多吹一会儿。这个方法有效的话，楼主给我充3年VIP++就行。 FPGA用手工焊接的么？
如果是手工焊接，应该是底部焊盘没有焊接好。
可以在背面用加焊锡，用热风枪吹化焊锡。
别忘了转账给我 ycwjl728 发表于 2020-6-2 16:47
这个问题，我貌似在N年前遇到过，就是芯片底下的焊盘接地不良造成的，你把145DGND那个孔继续扩大，让电烙铁 ...
那这个如何批量生产，SMT加工好之后，回来自己在用烙铁重新烫下吗，有没有标准确认不虚焊？我这边老化了好几天，但是好几天以后就出问题了。头痛。 三年模拟 发表于 2020-6-2 17:04
那这个如何批量生产，SMT加工好之后，回来自己在用烙铁重新烫下吗，有没有标准确认不虚焊？我这边老化了 ...
批量生产的时候，底下不能有洞！！！要不然焊锡都从洞里面流跑了。
底下加洞就是方便手焊的。 三年模拟 发表于 2020-6-2 17:04
那这个如何批量生产，SMT加工好之后，回来自己在用烙铁重新烫下吗，有没有标准确认不虚焊？我这边老化了 ...
(引用自15楼)
你好，想请教一下之前这个问题您后面是如何处理的。 仙人掌一杯 发表于 2023-11-20 15:16
你好，想请教一下之前这个问题您后面是如何处理的。
(引用自17楼)
芯片底部洞得塞住 3.3v1.5v1.2v
把芯片手册 关于上电的要求贴出来查啊 乱铺地，用多层板不行吗，正面背面别铺地，那个所谓的水滴焊盘也没什么用。 ldo输出干那么大电容？ lz最后是如何解决的 zchong 发表于 2023-11-21 07:45
ldo输出干那么大电容？
(引用自21楼)
这都是希望在碰到高频的时候让电容变成一个电感，以验证一些有关的理论
页:
[1]